{"id":13524,"date":"2026-10-19T03:56:30","date_gmt":"2026-10-19T03:56:30","guid":{"rendered":"https:\/\/geyuanelectronics.com\/?p=13524"},"modified":"2026-10-19T03:58:14","modified_gmt":"2026-10-19T03:58:14","slug":"ein-umfassender-leitfaden-zu-designstrategien-fur-gestapelte-durchkontaktierungen-auf-leiterplatten-und-zu-methoden-der-kollaborativen-optimierung-im-hinblick-auf-die-prozesskompatibilitat","status":"publish","type":"post","link":"https:\/\/geyuanelectronics.com\/de\/a-comprehensive-guide-to-pcb-stacked-via-design-strategies-and-collaborative-optimization-methods-for-process-compatibility\/","title":{"rendered":"Ein umfassender Leitfaden zu Designstrategien f\u00fcr gestapelte Durchkontaktierungen auf Leiterplatten und zu Methoden der kollaborativen Optimierung im Hinblick auf die Prozesskompatibilit\u00e4t"},"content":{"rendered":"<nav aria-label=\"Navigationspfad\" class=\"rank-math-breadcrumb\"><p><span class=\"last\">Startseite<\/span><\/p><\/nav>\n\n\n\n<h1 class=\"wp-block-heading has-x-large-font-size\"><strong>Ein umfassender Leitfaden zu<\/strong> <strong>Entwurf von gestapelten Durchkontaktierungen auf Leiterplatten<\/strong> <strong>Strategien und<\/strong> <strong>Methoden zur kollaborativen Optimierung der Prozesskompatibilit\u00e4t<\/strong><strong><\/strong><\/h1>\n\n\n\n<p class=\"wp-block-paragraph\">Wenn Sie nach einem kooperativen Ansatz zur Optimierung suchen, <a href=\"https:\/\/geyuanelectronics.com\/de\/fahigkeiten\/schaltungsentwurf\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/capabilities\/circuit-design\/\">Leiterplattenentwurf<\/a> und die Prozesskompatibilit\u00e4t bei der Verwendung von gestapelten Durchkontaktierungen suchen, sind Sie hier genau richtig. Gestapelte Durchkontaktierungen sind Schl\u00fcsselkomponenten in HDI-Leiterplatten (High-Density Interconnect) und erm\u00f6glichen effiziente Schicht\u00fcberg\u00e4nge in kompakten Designs. Doch wie stellen Sie sicher, dass sie korrekt implementiert werden? Und wie l\u00e4sst sich dieser Prozess gemeinsam weiter optimieren? Dieser Leitfaden befasst sich eingehend mit den Designregeln f\u00fcr gestapelte Durchkontaktierungen, praktischen Designherausforderungen und deren L\u00f6sungen sowie der Stapelung von Durchkontaktierungen gem\u00e4\u00df IPC-Standards, um Ihnen den sicheren Umgang damit zu erleichtern.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Was sind gestapelte Durchkontaktierungen?<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Gestapelte Durchkontaktierungen sind vertikale Verbindungen, die direkt \u00fcbereinander angeordnet sind, um mehrere Schichten in einer<a href=\"https:\/\/geyuanelectronics.com\/de\/leiterplatte\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/pcb\/\"> Leiterplatte (PCB)<\/a>. Im Gegensatz zu versetzt angeordneten, verschachtelten Durchkontaktierungen sparen gestapelte Durchkontaktierungen Platz und eignen sich daher ideal f\u00fcr HDI-Designs mit begrenztem Platzangebot. Die Bedeutung gestapelter Durchkontaktierungen liegt in ihrer F\u00e4higkeit, Hochgeschwindigkeitssignale und dichte Layouts zu unterst\u00fctzen. Ein unsachgem\u00e4\u00dfes Design kann jedoch zu Problemen wie Signald\u00e4mpfung, Fertigungsfehlern oder strukturellen M\u00e4ngeln f\u00fchren. Aus diesem Grund ist das Verst\u00e4ndnis der Regeln und bew\u00e4hrten Verfahren beim Design gestapelter Durchkontaktierungen f\u00fcr jeden Leiterplattenentwickler, der zuverl\u00e4ssige und effiziente Leiterplatten anstrebt, von entscheidender Bedeutung. In aktuellen Marktanwendungen werden Leiterplatten mit diesem Design typischerweise in komplexen elektronischen Produkten wie Smartphones, Tablets und hochentwickelten medizinischen Ger\u00e4ten eingesetzt.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Warum ist der PCB-Aufbau notwendig?<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Die Entwicklung von Leiterplatten-Schichtaufbauten ist f\u00fcr die Konstruktion hocheffizienter Leiterplatten von entscheidender Bedeutung. Solche Schichtaufbau-Konstruktionen bieten zahlreiche Vorteile. Erstens erm\u00f6glichen sie <a href=\"https:\/\/geyuanelectronics.com\/de\/dienstleistungen\/mehrschichtige-leiterplatte\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/services\/multilayer-pcb\/\">mehrschichtige Leiterplatte<\/a> Strukturen, die die Energieverteilung verbessern, elektromagnetische St\u00f6rungen (EMI) verhindern, \u00dcbersprechen begrenzen und die Hochgeschwindigkeits-Signal\u00fcbertragung unterst\u00fctzen. Daher besteht der Hauptzweck dieses Schichtaufbaus darin, mehrere elektronische Schaltungen \u00fcber mehrere Schichten hinweg auf einer einzigen Leiterplatte unterzubringen. Dar\u00fcber hinaus bietet der Leiterplatten-Schichtaufbau weitere wesentliche Vorteile. Dazu geh\u00f6ren die Minimierung der Anf\u00e4lligkeit der Leiterplatte gegen\u00fcber externen St\u00f6rungen sowie die Reduzierung von \u00dcbersprechen und Impedanzproblemen in Hochgeschwindigkeitssystemen. Ein gutes Leiterplatten-Stapelkonzept kann zudem dazu beitragen, die endg\u00fcltigen Produktionskosten zu senken. Durch die Maximierung der Effizienz und die Verbesserung der elektromagnetischen Vertr\u00e4glichkeit w\u00e4hrend des gesamten Projekts lassen sich mit Leiterplatten-Stapelkonzepten effektiv Zeit und Geld sparen.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Leitlinien<\/strong> <strong>zum Thema \u201eVia-Design bei der Leiterplattenstapelung\u201c<\/strong> <strong>Strategien<\/strong> <strong>sowie Methoden zur Optimierung der Prozesskompatibilit\u00e4t<\/strong> <strong>in realen Projekten.<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Im Folgenden finden Sie eine Zusammenfassung der Strategien f\u00fcr das Design von gestapelten Durchkontaktierungen auf Leiterplatten sowie der damit verbundenen Methoden zur Optimierung der Prozesskompatibilit\u00e4t, die vom Ingenieurteam von Geyuan Electronics auf der Grundlage langj\u00e4hriger praktischer Projekterfahrung zusammengestellt wurde. Beim Design von gestapelten Durchkontaktierungen auf Leiterplatten geht es nicht einfach nur darum, \u201cmehrere Schichten von Durchkontaktierungen auszurichten\u201d; vielmehr m\u00fcssen drei wesentliche Aspekte ber\u00fccksichtigt werden: elektrische Leistung (Signalintegrit\u00e4t, Impedanzanpassung), mechanische Zuverl\u00e4ssigkeit (Belastbarkeit, Spannungsbest\u00e4ndigkeit) und Prozesskompatibilit\u00e4t (Bohrgenauigkeit, Beschichtbarkeit). Eine Abweichung bei der Impedanzanpassung von 5 \u03a9 kann dazu f\u00fchren, dass sich die Reflexion von Hochfrequenzsignalen von -20 dB auf -15 dB verschlechtert; eine Ausrichtungsgenauigkeit von mehr als \u00b10,01 mm kann die Ausfallrate beim Galvanisieren von 11 TP3T auf 81 TP3T erh\u00f6hen; und Prozessinkompatibilit\u00e4t kann zu Chargenausschuss f\u00fchren (Ausbeute &lt;70%). Heute analysieren wir nicht nur die zentralen Konstruktionsprinzipien von gestapelten Durchkontaktierungen auf Leiterplatten, sondern kombinieren auch spezifische Parameter und Fallstudien, auf die unser Team in tats\u00e4chlichen Projekten gesto\u00dfen ist, um Ihnen dabei zu helfen, \u201cleistungsstarke, hochzuverl\u00e4ssige und serienreife\u201d Designs f\u00fcr gestapelte Durchkontaktierungen zu erzielen.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Priorit\u00e4ten setzen<\/strong> <strong>elektrische Leistung<\/strong> <strong>und<\/strong> <strong>die Signalintegrit\u00e4t und die Impedanzanpassung sicherstellen.<\/strong><strong><\/strong><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Als \u201cKanal\u201d f\u00fcr die Signal\u00fcbertragung zwischen den Schichten bestimmt die elektrische Leistung der gestapelten Durchkontaktierungen unmittelbar die Gesamtsignalqualit\u00e4t der Leiterplatte, weshalb Impedanz, parasit\u00e4re Parameter und Signal\u00fcbersprechen sorgf\u00e4ltig kontrolliert werden m\u00fcssen.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>1. Entwurf zur Impedanzanpassung (Grundprinzip)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Impedanzziel: Die Impedanz der gestapelten Durchkontaktierungen muss mit der Impedanz der angeschlossenen Leitungen \u00fcbereinstimmen (z. B. entspricht eine 50-\u03a9-HF-Leitung einer 50-\u03a9-gestapelten Durchkontaktierung), um Signalreflexionen aufgrund abrupter Impedanz\u00e4nderungen zu vermeiden;<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Verfahren zur Berechnung der Impedanz:<\/strong><strong><\/strong><\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Formel: Z = (60 \/ \u221a\u03b5r) \u00d7 ln (4h\/d) (vereinfachte Formel, wobei \u03b5r die Dielektrizit\u00e4tskonstante des Leiterplattensubstrats, h die Substratdicke und d der Durchkontaktierungsdurchmesser ist);<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Beispiel: F\u00fcr ein FR-4-Substrat (\u03b5r = 4,4), h = 0,2 mm, d = 0,2 mm ergibt sich ein berechneter Wert von Z \u2248 52 \u03a9, was nahe am Zielwert von 50 \u03a9 liegt. Z = 50 \u03a9 l\u00e4sst sich durch Feinabstimmung der \u00d6ffnung (z. B. d = 0,21 mm) erreichen.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Optimierungsstrategie:<\/strong><strong><\/strong><\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Einstellen der Blende<strong><\/strong><\/td><td>Mit zunehmender \u00d6ffnung nimmt die Impedanz ab (wenn beispielsweise d von 0,18 mm auf 0,22 mm zunimmt, sinkt Z von 55 \u03a9 auf 48 \u03a9).<strong><\/strong><\/td><\/tr><tr><td>Substrat wechseln<strong><\/strong><\/td><td>Verwenden Sie bei Hochfrequenzanwendungen Substrate mit niedrigen Dielektrizit\u00e4tskonstanten (z. B. Rogers RO4350B, \u03b5r = 3,48), um Impedanzabweichungen zu reduzieren.<strong><\/strong><\/td><\/tr><tr><td>Erdung \u00fcber<strong><\/strong><\/td><td>Im Umkreis von 1 mm um die gestapelten Durchkontaktierungen wird eine Erdung \u00fcber Durchkontaktierungen (mit einem Abstand von 0,5 mm) angebracht, um einen \u201cAbschirmring\u201d zu bilden und die Impedanz zu stabilisieren (Abweichung \u2264 \u00b12 \u03a9).<strong><\/strong><\/td><\/tr><tr><td>Fall<strong><\/strong><\/td><td>Unser Team hat zun\u00e4chst die Via-Impedanz eines 5G-HF-Leiterplattenaufbaus mit einer Impedanz von 58 \u03a9 (Zielwert 50 \u03a9) und einer Signalreflektivit\u00e4t von -14 dB (\u00fcber dem Standard) ausgelegt. Durch die Vergr\u00f6\u00dferung des Via-Durchmessers von 0,18 mm auf 0,22 mm und das Hinzuf\u00fcgen von zwei Erdungs-Vias um das Via herum sank die Impedanz auf 50,5 \u03a9 und die Reflexion wurde auf -22 dB optimiert, wodurch die Anforderungen erf\u00fcllt wurden.<strong><\/strong><\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\">2.&nbsp;<strong>Regelung der parasit\u00e4ren Parameter (Reduzierung des Signalverlusts)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Parasit\u00e4re Induktivit\u00e4t und Kapazit\u00e4t<\/strong><strong><\/strong><\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Parasit\u00e4re Induktivit\u00e4t (L)<\/td><td>Der L-Wert von gestapelten Durchkontaktierungen h\u00e4ngt haupts\u00e4chlich von der L\u00e4nge der Durchkontaktierungswand ab. Je k\u00fcrzer die L\u00e4nge, desto kleiner ist L (z. B. L = 2nH bei einer Durchkontaktierungstiefe von 0,3 mm, L = 4nH bei einer Durchkontaktierungstiefe von 0,6 mm). Der Verlust von Hochfrequenzsignalen (&gt;10 GHz) nimmt mit steigendem L-Wert zu.<\/td><\/tr><tr><td>Parasit\u00e4re Kapazit\u00e4t (C)<\/td><td>C resultiert haupts\u00e4chlich aus der Kopplung zwischen der Lochwand und der Erdungsschicht. Je gr\u00f6\u00dfer der Lochdurchmesser und je n\u00e4her die Erdungsschicht liegt, desto gr\u00f6\u00dfer ist C (z. B. C = 0,8 pF bei d = 0,2 mm und einem Abstand zur Erdungsschicht von 0,1 mm). Ein zu hoher Wert von C f\u00fchrt zu einer Verl\u00e4ngerung der Signalanstiegszeit (z. B. verl\u00e4ngert sich die Anstiegszeit eines Signals von 100 ps auf 150 ps bei C = 1 pF).<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Optimierungsstrategie<\/strong><\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Loch-Tiefe verk\u00fcrzen<\/td><td>Blind- und vergrabene Durchkontaktierungen durch Stapelung priorisieren (Loch-Tiefe 0,2\u20130,5 mm) und die Stapelung von Durchkontaktierungen vermeiden (Loch-Tiefe 1,6 mm, L = 8 nH);<\/td><\/tr><tr><td>Erh\u00f6hen Sie den Erdungsabstand<\/td><td>Der Abstand zwischen der Massefl\u00e4che und der Durchkontaktierung stieg von 0,1 mm auf 0,2 mm, und C sank von 0,8 pF auf 0,4 pF;<\/td><\/tr><tr><td>Differenzielle gestapelte Durchkontaktierungen<\/td><td>Hochfrequente Differenzsignale (wie z. B. USB 4.0) nutzen ein Paar \u00fcbereinanderliegender Durchkontaktierungen mit differenziellem Impedanzabgleich (z. B. 100 \u03a9), um den Einfluss parasit\u00e4rer Parameter zu verringern.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>3. Unterdr\u00fcckung von Signal\u00fcbersprechen (Szenarien mit mehreren Durchkontaktierungen)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Ursachen f\u00fcr \u00dcbersprechen: Elektromagnetische Kopplung zwischen benachbarten, \u00fcbereinanderliegenden Durchkontaktierungen. Je geringer der Abstand und je h\u00f6her die Signalfrequenz, desto st\u00e4rker ist das \u00dcbersprechen (z. B. weist ein 25-GHz-Signal bei einem Abstand von 0,5 mm ein \u00dcbersprechen von -18 dB auf).<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Unterdr\u00fcckungsstrategie<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Abstand vergr\u00f6\u00dfern<\/td><td>Wenn der Abstand zwischen \u00fcbereinanderliegenden Durchkontaktierungen mindestens das Zweifache des Durchkontaktierungsdurchmessers betr\u00e4gt (z. B. entspricht ein Abstand von \u2265 0,4 mm einem Durchkontaktierungsdurchmesser von 0,2 mm), kann das \u00dcbersprechen von 25-GHz-Signalen auf unter -25 dB reduziert werden;<\/td><\/tr><tr><td>Erdungsisolierung<\/td><td>Durch das Einf\u00fcgen von Erdungs-Vias (Abstand 0,3 mm) zwischen benachbarten gestapelten Vias zur Bildung einer \u201cIsolationswand\u201d wird das \u00dcbersprechen um weitere 5\u20138 dB reduziert;<\/td><\/tr><tr><td>Mehrschichtiges Layout<\/td><td>Verteilen Sie gestapelte Durchkontaktierungen f\u00fcr Hochfrequenzsignale (z. B. Hochfrequenz) und Niederfrequenzsignale (z. B. Strom) auf verschiedene Schichten, um das schicht\u00fcbergreifende \u00dcbersprechen zu reduzieren.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Erreichen<\/strong> <strong>Konstruktion im Hinblick auf mechanische Zuverl\u00e4ssigkeit<\/strong> <strong>zu<\/strong> <strong>einen langfristig stabilen Betrieb gew\u00e4hrleisten<\/strong><strong><\/strong><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Gestapelte Durchkontaktierungen m\u00fcssen den Belastungen w\u00e4hrend der Leiterplattenherstellung (Laminierung, Bohren) und im Einsatz (Temperaturwechsel, Vibrationen) standhalten. Eine unzureichende mechanische Zuverl\u00e4ssigkeit kann zu \u201cRissen in der Beschichtung und zum Abl\u00f6sen der Kontaktfl\u00e4chen\u201d f\u00fchren; daher ist es wichtig, die strukturelle Festigkeit und die Belastbarkeit zu kontrollieren.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>1. Bemessung der Tragf\u00e4higkeit<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Verst\u00e4rkung des Polsters:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Pad-Gr\u00f6\u00dfe vergr\u00f6\u00dfern<\/td><td>Der Durchmesser des Pads stieg von 0,3 mm auf 0,4 mm, die Verbindungsfl\u00e4che zwischen dem Pad und der Leiterbahn vergr\u00f6\u00dferte sich um 44%, und die Zugfestigkeit stieg von 5 N auf 8 N;<\/td><\/tr><tr><td>Tr\u00e4nenf\u00f6rmigen \u00dcbergang hinzuf\u00fcgen<\/td><td>An der Verbindungsstelle zwischen dem Kontaktpad und der Leiterplatte wird ein Tropfenprofil (Radius 0,1 mm) verwendet, um Spannungskonzentrationen zu vermeiden (die Spannung wird von 100 MPa auf 60 MPa reduziert).<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Regelung der Wandst\u00e4rke von Bohrungen:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Schichtdicke der Bohrung<\/td><td>Die Schichtdicke betr\u00e4gt \u2265 25 \u03bcm (IPC-Standard). Die dickere Beschichtung (35 \u03bcm) weist eine um 50% h\u00f6here Biegefestigkeit auf als die d\u00fcnnere Beschichtung (20 \u03bcm). Im PCB-Biegetest (Biegeradius 5 mm) sinkt die Bruchrate von 10% auf 2%.<\/td><\/tr><tr><td>Ungleichm\u00e4\u00dfige Wandst\u00e4rken der Bohrungen vermeiden<\/td><td>Die Dicke der Beschichtung an den W\u00e4nden der einzelnen L\u00f6cher weicht um \u2264\u00b13 \u03bcm ab. Unebenheiten f\u00fchren zu lokalen Spannungskonzentrationen und erh\u00f6hen die Rissbildung nach Temperaturwechselbeanspruchung im Bereich von -40 bis 125 \u00b0C.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>2. Belastbares Design (Anpassung an Umweltver\u00e4nderungen)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Anpassungsf\u00e4higkeit an Temperaturwechsel:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>W\u00e4hlen Sie Werkstoffe mit einem passenden W\u00e4rmeausdehnungskoeffizienten (CTE).<\/td><td>Die Differenz zwischen dem W\u00e4rmeausdehnungskoeffizienten (CTE) des Substrats und dem der Beschichtung im Bereich der gestapelten Durchkontaktierungen betr\u00e4gt \u2264 5 ppm\/\u2103 (z. B. betr\u00e4gt der CTE eines FR-4-Substrats 13 ppm\/\u2103, der der Kupferbeschichtung 17 ppm\/\u2103, die Differenz betr\u00e4gt 4 ppm\/\u2103), wodurch die durch Temperaturwechsel verursachte Erm\u00fcdung der Beschichtung verringert wird;<\/td><\/tr><tr><td>Die Poren mit Harz ausf\u00fcllen<\/td><td>F\u00fcr Anwendungen mit hohen Zuverl\u00e4ssigkeitsanforderungen (Automobilelektronik, medizinische Ger\u00e4te) werden die gestapelten Durchkontaktierungen mit Epoxidharz (CTE 8 ppm\/\u2103) verf\u00fcllt, um die Best\u00e4ndigkeit gegen Temperaturbelastungen zu verbessern. Nach 1.000 Temperaturzyklen sinkt die Rissbildungsrate von 81 TP3T auf 0,51 TP3T.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Vibrationsanpassungsf\u00e4higkeit:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>St\u00fctzkonstruktion hinzuf\u00fcgen<\/td><td>Im Bereich der gestapelten Durchkontaktierungen wurden Verst\u00e4rkungsrippen (0,2 mm breit) vorgesehen, um die lokale Steifigkeit der Leiterplatte zu verbessern. Nach der Schwingungspr\u00fcfung (10\u20132000 Hz, 30 g) sank die Durchkontaktierungsabl\u00f6sungsrate von 51 TP3T auf 0,31 TP3T.<\/td><\/tr><tr><td>Randausrichtung vermeiden<\/td><td>Gestapelte Durchkontaktierungen sollten mindestens 2 mm vom Rand der Leiterplatte entfernt sein. Die Vibrationsbelastung im Randbereich ist zwei- bis dreimal so hoch wie im mittleren Bereich, was leicht zu einer Besch\u00e4digung der Durchkontaktierungen f\u00fchren kann.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Erreichen<\/strong> <strong>Prozesskompatibilit\u00e4tskonzeption<\/strong> <strong>stellt sicher, dass<\/strong> <strong>Massenproduktionsf\u00e4higkeit und niedrige Kosten.<\/strong><strong><\/strong><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Die Designs f\u00fcr gestapelte Durchkontaktierungen m\u00fcssen mit den bestehenden Leiterplattenfertigungsprozessen (Bohren, Galvanisieren, Laminieren) kompatibel sein, um aufgrund von Prozessbeschr\u00e4nkungen stark steigende Kosten oder sinkende Ausbeuten zu vermeiden.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>1. Kompatibel mit der Bohrgenauigkeit<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Anforderungen an die Ausrichtungsgenauigkeit:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Abweichung der Mitte bei mehrschichtigen Durchkontaktierungen<\/td><td>Abweichung der Mitte bei mehrschichtigen Durchgangsbohrungen \u2264 \u00b10,01 mm (hochpr\u00e4zise Bohrmaschine, z. B. Hitachi SE-8000, Positioniergenauigkeit \u00b10,005 mm);<\/td><\/tr><tr><td>Vermeiden Sie extrem kleine Blenden\u00f6ffnungen<\/td><td>Lochdurchmesser \u2265 0,08 mm (herk\u00f6mmliche Bohrmaschinen k\u00f6nnen zwar L\u00f6cher mit einem Durchmesser von bis zu 0,07 mm bohren, die Erfolgsquote liegt jedoch bei &lt; 80%), Lochdurchmesser \u2265 0,1 mm, Erfolgsquote \u2265 95%;<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Optimierung der Bohrreihenfolge:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Bestellung<\/td><td>Zuerst werden die versenkten L\u00f6cher in der Zwischenschicht gebohrt, dann die Sackl\u00f6cher in der Oberfl\u00e4chenschicht und schlie\u00dflich erfolgt die Laminierung (um Ausrichtungsabweichungen zu vermeiden, die durch das Bohren nach der Laminierung entstehen k\u00f6nnten).<\/td><\/tr><tr><td>Beispiel<\/td><td>Bei 8-lagigen Leiterplatten mit gestapelten Durchkontaktierungen sind zun\u00e4chst die vergrabenen Durchkontaktierungen L3\u2192L4 und L5\u2192L6 zu bohren; anschlie\u00dfend sind nach dem Laminieren die Blinddurchkontaktierungen L1\u2192L2 und L7\u2192L8 zu bohren, wobei die Ausrichtungsabweichung \u2264\u00b10,008 mm betragen darf.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>2. Mit Galvanisierungsverfahren kompatibel<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Sicherstellung der Gleichm\u00e4\u00dfigkeit der Beschichtung:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Blende und Sch\u00e4rfentiefe<\/td><td>Das Verh\u00e4ltnis von \u00d6ffnung zu Tiefe sollte \u2264 1:3 betragen (z. B. entspricht eine \u00d6ffnung von 0,2 mm einer Tiefe von \u2264 0,6 mm). Ein zu gro\u00dfes Verh\u00e4ltnis (1:5) f\u00fchrt zu einer ungleichm\u00e4\u00dfigen Stromverteilung innerhalb der \u00d6ffnung und einer Abweichung der Schichtdicke von &gt; \u00b1 5 \u03bcm.<\/td><\/tr><tr><td>Impulsgalvanisierung<\/td><td>Im Vergleich zur Gleichstromgalvanisierung kann die Pulsgalvanisierung (Frequenz 1000 Hz) die Dickeabweichung der Beschichtung im Inneren der Bohrung von \u00b16 \u03bcm auf \u00b12 \u03bcm reduzieren;<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Reinigung vor der Behandlung:<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Vermeiden Sie bei der Konstruktion \u201ctote Ecken\u201d innerhalb der Bohrungen (z. B. rechtwinklige \u00dcberg\u00e4nge bei abgestuften Bohrungen). In toten Ecken sammeln sich leicht Verunreinigungen an, was zu einer Beschichtungsausfallrate von \u00fcber 10% f\u00fchrt. Abgerundete Ecken\u00fcberg\u00e4nge (Radius 0,05 mm) sind erforderlich.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>3. Mit dem Laminierverfahren kompatibel<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Anpassung der Laminierungsparameter:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Substratdicke im Bereich der gestapelten Durchkontaktierungen<\/td><td>Die Abweichung der Substratdicke im Bereich der gestapelten Durchkontaktierungen sollte \u2264\u00b15% betragen (z. B. bei einer vorgesehenen Schichtdicke von 0,2 mm liegt die tats\u00e4chliche Dicke zwischen 0,19 und 0,21 mm). Eine zu gro\u00dfe Abweichung f\u00fchrt nach dem Laminieren zu einer Fehlausrichtung der Durchkontaktierungen.<\/td><\/tr><tr><td>Laminiertemperatur<\/td><td>Der Temperaturgradient beim Laminieren sollte \u2264 2 \u00b0C\/min (Heizrate) betragen, um einen pl\u00f6tzlichen Temperaturanstieg zu vermeiden, der zu einer Verformung des Substrats f\u00fchren und die Ausrichtung der Durchkontaktierungen beeintr\u00e4chtigen k\u00f6nnte.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Kompatibilit\u00e4t mit der L\u00f6tmaske:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Freilegung der L\u00f6tstopplackschicht<\/td><td>Die \u00d6ffnungsgr\u00f6\u00dfe der L\u00f6tmaske sollte 0,05\u20130,1 mm gr\u00f6\u00dfer sein als das Pad (z. B. entspricht ein 0,4-mm-Pad einer \u00d6ffnung von 0,45\u20130,5 mm), um zu vermeiden, dass die L\u00f6tmaske das Pad bedeckt, was zu einer schlechten L\u00f6tverbindung f\u00fchren k\u00f6nnte.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>Zusammenfassung<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Das Design von gestapelten Durchkontaktierungen auf Leiterplatten erfordert eine \u201cmehrdimensionale Zusammenarbeit\u201d: Die elektrische Leistungsf\u00e4higkeit gew\u00e4hrleistet die Signalqualit\u00e4t, die mechanische Zuverl\u00e4ssigkeit garantiert die langfristige Stabilit\u00e4t und die Prozesskompatibilit\u00e4t erm\u00f6glicht die Massenproduktion. Alle drei Aspekte sind unverzichtbar, und die Designparameter m\u00fcssen je nach spezifischem Anwendungsfall (hohe Frequenz, hohe Zuverl\u00e4ssigkeit, hohe Dichte) dynamisch optimiert werden.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>H\u00e4ufige Herausforderungen beim Stapeln von Durchkontaktierungen und wie man sie vermeidet<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Gestapelte Durchkontaktierungen bieten zwar erhebliche Vorteile, bringen jedoch auch Herausforderungen mit sich, die sich auf Ihr Design auswirken k\u00f6nnen, wenn sie nicht ber\u00fccksichtigt werden. Hier sind einige h\u00e4ufige Probleme und deren L\u00f6sungen:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Fehlausrichtung beim Bohren<\/td><td>Falsch ausgerichtete Bohrer k\u00f6nnen zu unterbrochenen Verbindungen oder schwachen gestapelten Durchkontaktierungen f\u00fchren. Verwenden Sie fortschrittliche Konstruktionswerkzeuge mit automatischen Ausrichtungspr\u00fcfungen und arbeiten Sie mit Herstellern zusammen, die durch Laserbohren hohe Pr\u00e4zision erzielen.<\/td><\/tr><tr><td>thermische Belastung<\/td><td>Durchkontaktierungen, die sich \u00fcber mehrere Schichten erstrecken, sind anf\u00e4llig f\u00fcr thermische Ausdehnungsspannungen, die zu Rissen f\u00fchren k\u00f6nnen. Begrenzen Sie die H\u00f6he der Durchkontaktierungen und verwenden Sie sowohl f\u00fcr die Durchkontaktierungen als auch f\u00fcr das Leiterplattensubstrat Materialien mit einem passenden W\u00e4rmeausdehnungskoeffizienten (CTE).<\/td><\/tr><tr><td>Signalausfall<\/td><td>Bei Hochgeschwindigkeitssignalen, die \u00fcber gestapelte Durchkontaktierungen \u00fcbertragen werden, kann es aufgrund von Impedanzspr\u00fcngen zu Signalverlusten kommen. Minimieren Sie die L\u00e4nge der Durchkontaktierungen und entfernen Sie nicht verwendete Durchkontaktierungsstummel durch R\u00fcckbohren, um Signalreflexionen zu reduzieren.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>\u00dcberlegungen zum Aufbau von Leiterplatten<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Im Folgenden werden die Designaspekte der einzelnen Leiterplatten-Schichtfolgen n\u00e4her erl\u00e4utert:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Anzahl der Stockwerke<\/td><td>Die geeignete Anzahl von Schichten sollte anhand der Komplexit\u00e4t der Schaltung und der erforderlichen Funktionalit\u00e4t festgelegt werden. Dabei sind Faktoren wie Signaldichte, Stromverteilung und St\u00f6risolierung zu ber\u00fccksichtigen.<\/td><\/tr><tr><td>Signalintegrit\u00e4t<\/td><td>Die Planung der Anordnung der Signalschichten ist entscheidend, um die Signald\u00e4mpfung zu minimieren und eine gute Signalintegrit\u00e4t zu gew\u00e4hrleisten. Eine korrekte Schichtenanordnung, Impedanzsteuerung und kontrollierte Dielektrizit\u00e4tskonstanten sind unerl\u00e4sslich, um Probleme der Signalintegrit\u00e4t wie \u00dcbersprechen, Signalreflexion und Impedanzfehlanpassung zu bew\u00e4ltigen.<\/td><\/tr><tr><td>Stromversorgung und Massefl\u00e4che<\/td><td>Es werden dedizierte Stromversorgungen und Massefl\u00e4chen vorgesehen, um ein stabiles Stromverteilungsnetz mit niedriger Impedanz zu gew\u00e4hrleisten. Massefl\u00e4chen tragen dazu bei, St\u00f6rger\u00e4usche zu reduzieren, die Signalqualit\u00e4t zu verbessern und die W\u00e4rmeableitung zu f\u00f6rdern.<\/td><\/tr><tr><td>Planare Entkopplung<\/td><td>Durch den Einbau von Entkopplungskondensatoren in der N\u00e4he der Stromversorgungs- und Masseebenen lassen sich hochfrequente St\u00f6rsignale unterdr\u00fccken und empfindliche Bauteile mit sauberem Strom versorgen. Die richtige Platzierung und Auswahl der Entkopplungskondensatoren ist f\u00fcr eine effektive Entkopplung von entscheidender Bedeutung.<\/td><\/tr><tr><td>Vorsichtsma\u00dfnahmen bei Hitze<\/td><td>Integrieren Sie thermische Durchkontaktierungen und verteilen Sie W\u00e4rmeleitebenen innerhalb des Stapels, um die W\u00e4rmeableitung zu steuern. Ber\u00fccksichtigen Sie die von den Bauteilen erzeugte W\u00e4rme und gestalten Sie den Stapel so, dass ein angemessenes W\u00e4rmemanagement gew\u00e4hrleistet ist.<\/td><\/tr><tr><td>Ma\u00dfnahmen zum Schutz vor elektromagnetischen St\u00f6rungen (EMI\/EMC)<\/td><td>Planen Sie den Schichtaufbau so, dass elektromagnetische St\u00f6rungen (EMI) minimiert und die elektromagnetische Vertr\u00e4glichkeit (EMV) gew\u00e4hrleistet werden. Dazu geh\u00f6rt die sorgf\u00e4ltige Anordnung von Signal- und Stromversorgungsschichten, der Einsatz von Abschirmschichten, wo dies erforderlich ist, sowie die Ber\u00fccksichtigung geeigneter Erdungstechniken.<\/td><\/tr><tr><td>Fertigungsbeschr\u00e4nkungen<\/td><td>Ber\u00fccksichtigen Sie bei der Auslegung des Schichtaufbaus die Fertigungsm\u00f6glichkeiten und -einschr\u00e4nkungen des Leiterplattenherstellers, wie beispielsweise die Mindestbreite und den Mindestabstand der Leiterbahnen, die Mindestbohrlochgr\u00f6\u00dfe sowie die Verf\u00fcgbarkeit der Materialien.<\/td><\/tr><tr><td>Materialauswahl<\/td><td>W\u00e4hlen Sie das geeignete Laminatmaterial unter Ber\u00fccksichtigung der erforderlichen elektrischen und thermischen Eigenschaften sowie der Kosten aus. Verschiedene Materialien weisen unterschiedliche Dielektrizit\u00e4tskonstanten, Verlustfaktoren und W\u00e4rmeleitf\u00e4higkeiten auf, die sich alle auf die Gesamtleistung der Leiterplatte auswirken.<\/td><\/tr><tr><td>Sortierung der Signalschichten<\/td><td>Die Festlegung der Reihenfolge der Signalschichten in einem Stapel ist entscheidend f\u00fcr die Minimierung von \u00dcbersprechen und die Gew\u00e4hrleistung einer effizienten Leiterbahnf\u00fchrung. Die Gruppierung von Hochgeschwindigkeits-Signalschichten und deren Trennung von Niedriggeschwindigkeits-Signalschichten kann zur Aufrechterhaltung der Signalintegrit\u00e4t beitragen.<\/td><\/tr><tr><td>Gesteuerte Impedanz<\/td><td>Bei der Auslegung von Schichtstapeln mit kontrollierter Impedanz f\u00fcr kritische Hochgeschwindigkeitssignale m\u00fcssen Leiterbahnbreiten, Dielektrikumsdicken und Abst\u00e4nde zwischen den Schichten berechnet und gesteuert werden, um die gew\u00fcnschten Impedanzwerte zu erreichen.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Entspricht den IPC-Standards f\u00fcr gestapelte Durchkontaktierungen<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Die IPC-Standards f\u00fcr gestapelte Baugruppen enthalten Richtlinien zur Gew\u00e4hrleistung der Qualit\u00e4t und Zuverl\u00e4ssigkeit von<a href=\"https:\/\/geyuanelectronics.com\/de\/leiterplatte\/leiterplattenfertigung\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/pcb\/pcb-manufacturing\/\"> Leiterplattenfertigung<\/a>. Diese von der Printed Circuit Association entwickelten Normen decken alle Aspekte der Via-Auslegung ab, einschlie\u00dflich Abmessungen, Abst\u00e4nde und Fertigungsprozesse. Zu den wichtigsten IPC-Normen im Zusammenhang mit gestapelten Vias geh\u00f6ren:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>IPC-2221<\/td><td>Diese Norm legt allgemeine Konstruktionsgrunds\u00e4tze f\u00fcr Leiterplatten fest, darunter den Abstand zwischen Durchkontaktierungen und die Abst\u00e4nde zwischen den Bauteilen. Sie empfiehlt Mindestabst\u00e4nde in Abh\u00e4ngigkeit von den Spannungspegeln, um elektrische Durchschl\u00e4ge zu verhindern. So wird beispielsweise bei 100 V ein Abstand von mindestens 0,25 mm zwischen leitenden Bauteilen empfohlen.<\/td><\/tr><tr><td>IPC-6012<\/td><td>Im Mittelpunkt stehen die Eigenschaften und die Leistungsf\u00e4higkeit von starren Leiterplatten. Die Norm legt die Anforderungen an die Dicke und Qualit\u00e4t der Durchkontaktierungsbeschichtung fest, um sicherzustellen, dass gestapelte Durchkontaktierungen thermischen und mechanischen Belastungen standhalten k\u00f6nnen. Aus Gr\u00fcnden der Zuverl\u00e4ssigkeit ist in der Regel eine Mindestbeschichtungsdicke von 20\u201325 Mikrometern erforderlich.<\/td><\/tr><tr><td>IPC-4761<\/td><td>Die Abdeckung sollte durch Schutz- und F\u00fcllverfahren erfolgen. Bei gestapelten Durchkontaktierungen wird ein leitf\u00e4higes F\u00fcllmaterial oder eine Abdeckung empfohlen, um Hohlr\u00e4ume zu vermeiden und die strukturelle Integrit\u00e4t zu verbessern.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Die Einhaltung dieser Standards verbessert nicht nur die Zuverl\u00e4ssigkeit des Designs, sondern gew\u00e4hrleistet auch die Kompatibilit\u00e4t mit den meisten Herstellern. Eine Nichteinhaltung kann zu Verz\u00f6gerungen in der Fertigung oder zu Ausf\u00e4llen der Leiterplatten w\u00e4hrend der Testphase oder im Betrieb f\u00fchren.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Zusammenarbeit mit Geyuan Electronics bei<\/strong> <strong>ein ma\u00dfgeschneidertes Leiterplattenprojekt mit folgenden Merkmalen:<\/strong> <strong>gestapelte Durchkontaktierungen<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Ein kundenspezifisches Leiterplattenprojekt mit gestapelten Durchkontaktierungen erfordert eine enge Zusammenarbeit mit Ihrem Leiterplattenhersteller. Wenn Sie ein solches Projekt mit Geyuan Electronics planen, finden Sie hier einige Tipps, um einen reibungslosen Ablauf zu gew\u00e4hrleisten:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Teilen Sie Ihre detaillierten Konstruktionsdateien<\/td><td>Stellen Sie uns klare und pr\u00e4zise Konstruktionsunterlagen zur Verf\u00fcgung, einschlie\u00dflich Spezifikationen, Angaben zum Schichtaufbau und Materialanforderungen.&nbsp;<\/td><\/tr><tr><td>Er\u00f6rtern Sie die M\u00f6glichkeiten und Modalit\u00e4ten so fr\u00fch wie m\u00f6glich<\/td><td>Nicht alle Hersteller verf\u00fcgen \u00fcber die erforderliche Ausr\u00fcstung oder das n\u00f6tige Fachwissen, um komplexe gestapelte Via-Konstruktionen zu realisieren, doch das Ingenieurteam von Geyuan Electronics kann diese Aspekte im Vorfeld mit Ihnen besprechen. Bitte kl\u00e4ren Sie daher vor der Fertigstellung Ihres Entwurfs die technischen Anforderungen mit uns ab, wie beispielsweise die Mindestgr\u00f6\u00dfe der Vias und die Einschr\u00e4nkungen bei der Stapelung.<\/td><\/tr><tr><td>Feedback zur Fertigungsgerechtheit (DFM) anfordern<\/td><td>Viele Hersteller bieten \u201eDesign for Manufacturing\u201c (DFM)-Pr\u00fcfungen an, um potenzielle Konstruktionsprobleme \u2013 wie beispielsweise Probleme bei der Ausrichtung oder dem Seitenverh\u00e4ltnis \u2013 bereits vor Produktionsbeginn zu erkennen. Geyuan Electronics bildet hier keine Ausnahme.<\/td><\/tr><tr><td>Testplan<\/td><td>Wir haben uns mit Geyuan Electronics zusammengetan, um Pr\u00fcfverfahren wie beispielsweise die R\u00f6ntgenpr\u00fcfung zur Erkennung von Hohlr\u00e4umen zu entwickeln und so die Zuverl\u00e4ssigkeit von gestapelten Durchkontaktierungen sicherzustellen.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Zusammenfassen<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Gestapelte Durchkontaktierungen stellen einen Durchbruch in der Branche f\u00fcr Leiterplatten mit hoher Best\u00fcckungsdichte dar und erm\u00f6glichen kleinere, schnellere und leistungsst\u00e4rkere elektronische Ger\u00e4te. Dieser Artikel bietet eine neue Perspektive auf die Grundlagen des Designs gestapelter Durchkontaktierungen f\u00fcr Leiterplatten und fasst unsere Designstrategien in praktischen Anwendungen, Methoden zur gemeinsamen Optimierung der Prozesskompatibilit\u00e4t sowie wichtige zu vermeidende Probleme zusammen. Wenn Sie die in diesem umfassenden Leitfaden zu gestapelten Durchkontaktierungen beschriebenen Best Practices befolgen, k\u00f6nnen Sie kundenspezifische Leiterplattenlayouts optimieren und so die Leistung und Herstellbarkeit verbessern. Wenn Sie f\u00fcr Ihr Projekt einen professionellen Leiterplattenhersteller ben\u00f6tigen, wenden Sie sich bitte an uns. Wir k\u00fcmmern uns um alles \u2013 von der Designoptimierung und dem Prototyping bis hin zur Montage und Produktion in gro\u00dfen St\u00fcckzahlen.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><\/p>","protected":false},"excerpt":{"rendered":"<p>A comprehensive guide to PCB stacked via design strategies and collaborative optimization methods for process compatibility If you&#8217;re looking for a collaborative approach to optimizing PCB design and process compatibility using stacked vias, you&#8217;ve come to the right place. Stacked vias are key components in High-Density Interconnect (HDI) boards, enabling efficient layer transitions in compact [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"content-type":"","site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","ast-disable-related-posts":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[1,9,24,25],"tags":[],"class_list":["post-13524","post","type-post","status-publish","format-standard","hentry","category-all-blog","category-pcb-blog","category-pcb-design-blog","category-pcb-manufacturing-blog"],"_links":{"self":[{"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/posts\/13524","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/comments?post=13524"}],"version-history":[{"count":0,"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/posts\/13524\/revisions"}],"wp:attachment":[{"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/media?parent=13524"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/categories?post=13524"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/geyuanelectronics.com\/de\/wp-json\/wp\/v2\/tags?post=13524"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}