{"id":13524,"date":"2026-10-19T03:56:30","date_gmt":"2026-10-19T03:56:30","guid":{"rendered":"https:\/\/geyuanelectronics.com\/?p=13524"},"modified":"2026-10-19T03:58:14","modified_gmt":"2026-10-19T03:58:14","slug":"una-guida-completa-alle-strategie-di-progettazione-dei-via-impilati-nei-circuiti-stampati-e-ai-metodi-di-ottimizzazione-collaborativa-per-la-compatibilita-di-processo","status":"publish","type":"post","link":"https:\/\/geyuanelectronics.com\/it\/a-comprehensive-guide-to-pcb-stacked-via-design-strategies-and-collaborative-optimization-methods-for-process-compatibility\/","title":{"rendered":"Una guida completa alle strategie di progettazione dei via impilati nei circuiti stampati e ai metodi di ottimizzazione collaborativa per la compatibilit\u00e0 di processo"},"content":{"rendered":"<nav aria-label=\"navigazione a filo di pane\" class=\"rank-math-breadcrumb\"><p><span class=\"last\">Home<\/span><\/p><\/nav>\n\n\n\n<h1 class=\"wp-block-heading has-x-large-font-size\"><strong>Una guida completa a<\/strong> <strong>Progettazione dei via impilati nei circuiti stampati<\/strong> <strong>strategie e<\/strong> <strong>metodi di ottimizzazione collaborativa per la compatibilit\u00e0 dei processi<\/strong><strong><\/strong><\/h1>\n\n\n\n<p class=\"wp-block-paragraph\">Se stai cercando un approccio collaborativo per ottimizzare <a href=\"https:\/\/geyuanelectronics.com\/it\/capacita\/progettazione-di-circuiti\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/capabilities\/circuit-design\/\">Progettazione di circuiti stampati<\/a> e la compatibilit\u00e0 di processo con l\u2019uso dei via impilati, sei nel posto giusto. I via impilati sono componenti fondamentali nelle schede HDI (High-Density Interconnect), poich\u00e9 consentono transizioni efficienti tra gli strati in progetti compatti. Ma come si fa a garantire che siano implementati correttamente? E in quali altri modi \u00e8 possibile ottimizzare questo processo in modo collaborativo? Questa guida approfondisce le regole di progettazione dei via impilati, le sfide progettuali reali e le relative soluzioni, nonch\u00e9 l\u2019impilamento dei via secondo gli standard IPC per aiutarti a padroneggiarne l\u2019uso.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Cosa sono i fori passanti sovrapposti?<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">I via sovrapposti sono interconnessioni verticali disposte direttamente una sopra l'altra per collegare pi\u00f9 strati in un<a href=\"https:\/\/geyuanelectronics.com\/it\/pcb\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/pcb\/\"> circuito stampato (PCB)<\/a>. A differenza dei via intercalati sfalsati, i via impilati consentono di risparmiare spazio, rendendoli ideali per i progetti HDI con vincoli di spazio. L\u2019importanza dei via impilati risiede nella loro capacit\u00e0 di supportare segnali ad alta velocit\u00e0 e layout ad alta densit\u00e0. Tuttavia, una progettazione inadeguata pu\u00f2 causare problemi quali l\u2019attenuazione del segnale, difetti di fabbricazione o imperfezioni strutturali. Ecco perch\u00e9 comprendere le regole e le migliori pratiche relative alla progettazione dei via impilati \u00e8 fondamentale per qualsiasi ingegnere PCB che desideri realizzare schede affidabili ed efficienti. Nelle attuali applicazioni di mercato, i PCB con questo tipo di progettazione vengono tipicamente utilizzati in prodotti elettronici complessi quali smartphone, tablet e dispositivi medici avanzati.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Perch\u00e9 \u00e8 necessario lo stack-up dei PCB?<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Lo sviluppo di configurazioni di stratificazione dei PCB \u00e8 fondamentale per la progettazione di circuiti stampati ad alta efficienza. Tali configurazioni offrono numerosi vantaggi. Innanzitutto, consentono di <a href=\"https:\/\/geyuanelectronics.com\/it\/servizi\/circuito-stampato-multistrato\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/services\/multilayer-pcb\/\">PCB multistrato<\/a> strutture che migliorano la distribuzione dell\u2019energia, prevengono le interferenze elettromagnetiche (EMI), limitano il crosstalk e supportano la trasmissione di segnali ad alta velocit\u00e0. Pertanto, lo scopo principale di questa progettazione dello stack-up \u00e8 quello di collocare pi\u00f9 circuiti elettronici su un\u2019unica scheda attraverso pi\u00f9 strati. Oltre a ci\u00f2, la struttura dello stack-up del PCB offre altri vantaggi significativi. Tra questi vi sono la riduzione al minimo della vulnerabilit\u00e0 della scheda al rumore esterno e la riduzione del crosstalk e dei problemi di impedenza nei sistemi ad alta velocit\u00e0. Una buona struttura a strati del PCB pu\u00f2 anche contribuire a garantire costi di produzione finali inferiori. Massimizzando l\u2019efficienza e migliorando la compatibilit\u00e0 elettromagnetica in tutto il progetto, le strutture a strati dei PCB consentono di risparmiare efficacemente tempo e denaro.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Linee guida<\/strong> <strong>sulla progettazione delle vie di interconnessione nei circuiti stampati<\/strong> <strong>strategie<\/strong> <strong>e metodi di ottimizzazione della compatibilit\u00e0 dei processi<\/strong> <strong>in progetti concreti.<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Quella che segue \u00e8 una sintesi delle strategie di progettazione dei via impilati nei circuiti stampati (PCB) e dei relativi metodi di ottimizzazione della compatibilit\u00e0 di processo, redatta dal team di ingegneri di Geyuan Electronics sulla base di anni di esperienza in progetti concreti. La progettazione dei via impilati nei PCB non consiste semplicemente nell\u201c\u201dallineare pi\u00f9 strati di via\u201c; richiede invece di prendere in considerazione tre dimensioni chiave: prestazioni elettriche (integrit\u00e0 del segnale, adattamento di impedenza), affidabilit\u00e0 meccanica (capacit\u00e0 di carico, resistenza alle sollecitazioni) e compatibilit\u00e0 di processo (precisione di foratura, fattibilit\u00e0 della placcatura). Una deviazione nell\u2019adattamento di impedenza di 5 \u03a9 pu\u00f2 causare un deterioramento della riflettivit\u00e0 del segnale ad alta frequenza da -20 dB a -15 dB; una precisione di allineamento superiore a \u00b10,01 mm pu\u00f2 aumentare il tasso di rottura della placcatura da 11 TP3T a 81 TP3T; e l\u2019incompatibilit\u00e0 di processo pu\u00f2 portare allo scarto del lotto (resa &lt;70%). Oggi non solo analizziamo i principi fondamentali di progettazione dei via impilati nei PCB, ma combiniamo anche parametri specifici e casi di studio riscontrati dal nostro team in progetti reali per aiutarvi a realizzare progetti di via impilati \u201dad alte prestazioni, alta affidabilit\u00e0 e producibili in serie\u201d.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Stabilire le priorit\u00e0<\/strong> <strong>prestazioni elettriche<\/strong> <strong>e<\/strong> <strong>garantire l'integrit\u00e0 del segnale e l'adattamento di impedenza.<\/strong><strong><\/strong><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">In quanto \u201ccanale\u201d per la trasmissione del segnale tra gli strati, le prestazioni elettriche dei via impilati determinano direttamente la qualit\u00e0 complessiva del segnale del PCB; pertanto, \u00e8 necessario controllare attentamente l\u2019impedenza, i parametri parassiti e la diafonia del segnale.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>1. Progettazione dell'adattamento di impedenza (principio fondamentale)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Impedenza target: l'impedenza dei via impilati deve essere coerente con l'impedenza delle linee collegate (ad esempio, una linea RF da 50 \u03a9 corrisponde a un via impilato da 50 \u03a9) per evitare la riflessione del segnale causata da variazioni brusche di impedenza;<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Metodo di calcolo dell'impedenza:<\/strong><strong><\/strong><\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Formula: Z = (60 \/ \u221a\u03b5r) \u00d7 ln (4h\/d) (Formula semplificata, dove \u03b5r \u00e8 la costante dielettrica del substrato del PCB, h \u00e8 lo spessore del substrato e d \u00e8 il diametro del via);<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Esempio: per un substrato in FR-4 (\u03b5r=4,4), h=0,2 mm, d=0,2 mm, si ottiene Z\u224852 \u03a9, valore prossimo al valore target di 50 \u03a9. \u00c8 possibile ottenere Z=50 \u03a9 regolando con precisione l\u2019apertura (ad es., d=0,21 mm).<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Strategia di ottimizzazione:<\/strong><strong><\/strong><\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Regolazione dell'apertura<strong><\/strong><\/td><td>All'aumentare dell'apertura, l'impedenza diminuisce (ad esempio, quando d aumenta da 0,18 mm a 0,22 mm, Z diminuisce da 55 \u03a9 a 48 \u03a9).<strong><\/strong><\/td><\/tr><tr><td>Cambiare il substrato<strong><\/strong><\/td><td>Nelle applicazioni ad alta frequenza, utilizzare substrati con bassa costante dielettrica (come il Rogers RO4350B, \u03b5r=3,48) per ridurre la variazione di impedenza.<strong><\/strong><\/td><\/tr><tr><td>Aggiungere la messa a terra tramite<strong><\/strong><\/td><td>Intorno ai via sovrapposti viene posizionato un via di messa a terra (con spaziatura di 0,5 mm) entro 1 mm di distanza, in modo da formare un \u201canello di schermatura\u201d e stabilizzare l\u2019impedenza (scostamento \u2264 \u00b12 \u03a9).<strong><\/strong><\/td><\/tr><tr><td>Caso<strong><\/strong><\/td><td>Il nostro team ha inizialmente progettato l\u2019impedenza dei via di uno stack PCB RF 5G con un\u2019impedenza di 58 \u03a9 (obiettivo 50 \u03a9) e una riflettivit\u00e0 del segnale di -14 dB (superiore allo standard). Aumentando il diametro del via da 0,18 mm a 0,22 mm e aggiungendo due via di messa a terra attorno ad esso, l\u2019impedenza \u00e8 scesa a 50,5 \u03a9 e la riflettivit\u00e0 \u00e8 stata ottimizzata a -22 dB, soddisfacendo cos\u00ec i requisiti.<strong><\/strong><\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\">2.&nbsp;<strong>Controllo dei parametri parassiti (riduzione della perdita di segnale)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Induttanza e capacit\u00e0 parassite<\/strong><strong><\/strong><\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Induttanza parassita (L)<\/td><td>Il valore di L dei via impilati dipende principalmente dalla lunghezza della parete del via. Minore \u00e8 la lunghezza, minore \u00e8 il valore di L (ad esempio, L=2nH per una profondit\u00e0 del via di 0,3 mm, L=4nH per una profondit\u00e0 del via di 0,6 mm). La perdita dei segnali ad alta frequenza (&gt;10 GHz) aumenta all\u2019aumentare di L.<\/td><\/tr><tr><td>Capacit\u00e0 parassita (C)<\/td><td>C deriva principalmente dall'accoppiamento tra la parete del foro e lo strato di messa a terra. Maggiore \u00e8 il diametro del foro e pi\u00f9 vicino \u00e8 lo strato di messa a terra, maggiore sar\u00e0 il valore di C (ad esempio, C = 0,8 pF per d = 0,2 mm e una distanza dallo strato di messa a terra di 0,1 mm). Un valore eccessivo di C causer\u00e0 un rallentamento del tempo di salita del segnale (ad esempio, un segnale con tempo di salita di 100 ps diventa 150 ps a causa di C = 1 pF).<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\"><strong>Strategia di ottimizzazione<\/strong><\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>ridurre la profondit\u00e0 del foro<\/td><td>Dare priorit\u00e0 all'impilamento di vie cieche\/sepolte (profondit\u00e0 del foro 0,2-0,5 mm) ed evitare l'impilamento di fori passanti (profondit\u00e0 del foro 1,6 mm, L=8nH);<\/td><\/tr><tr><td>Aumentare la distanza di messa a terra<\/td><td>La distanza tra il piano di massa e la via \u00e8 aumentata da 0,1 mm a 0,2 mm, mentre C \u00e8 scesa da 0,8 pF a 0,4 pF;<\/td><\/tr><tr><td>Vie differenziali sovrapposte<\/td><td>I segnali differenziali ad alta frequenza (come quelli USB 4.0) utilizzano una coppia di vie sovrapposte con adattamento dell'impedenza differenziale (ad esempio 100 \u03a9) per ridurre l'influenza dei parametri parassiti.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>3. Soppressione del crosstalk dei segnali (scenari con pi\u00f9 vie)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Fonti di crosstalk: accoppiamento elettromagnetico tra vie adiacenti sovrapposte. Minore \u00e8 la distanza e maggiore \u00e8 la frequenza del segnale, pi\u00f9 grave \u00e8 il crosstalk (ad esempio, un segnale a 25 GHz con una distanza di 0,5 mm presenta un crosstalk di -18 dB).<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Strategia di soppressione<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Aumenta la spaziatura<\/td><td>Quando la distanza tra i via sovrapposti \u00e8 pari o superiore a 2 volte il diametro del via (ad esempio, una distanza pari o superiore a 0,4 mm corrisponde a un diametro del via di 0,2 mm), il crosstalk dei segnali a 25 GHz pu\u00f2 essere ridotto al di sotto di -25 dB;<\/td><\/tr><tr><td>Isolamento di messa a terra<\/td><td>Inserendo dei fori di messa a terra (distanziati di 0,3 mm) tra i fori sovrapposti adiacenti per formare una \u201cbarriera di isolamento\u201d, il crosstalk viene ulteriormente ridotto di 5-8 dB;<\/td><\/tr><tr><td>Layout a livelli<\/td><td>Distribuire i fori passanti sovrapposti per i segnali ad alta frequenza (come quelli in radiofrequenza) e quelli a bassa frequenza (come quelli di alimentazione) su strati diversi, al fine di ridurre il crosstalk tra gli strati.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Raggiungere<\/strong> <strong>progettazione per l'affidabilit\u00e0 meccanica<\/strong> <strong>a<\/strong> <strong>garantire un funzionamento stabile nel lungo periodo<\/strong><strong><\/strong><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I fori passanti sovrapposti devono resistere alle sollecitazioni che si verificano durante la produzione dei circuiti stampati (laminazione, foratura) e durante l'uso (cicli termici, vibrazioni). Un'affidabilit\u00e0 meccanica insufficiente pu\u00f2 causare \u201cfessurazioni del rivestimento e distacco dei pad\u201d; \u00e8 quindi importante controllare la resistenza strutturale e la resistenza alle sollecitazioni.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>1. Progettazione della resistenza strutturale<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Rinforzo del cuscinetto:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Aumentare le dimensioni del cuscinetto<\/td><td>Il diametro del pad \u00e8 aumentato da 0,3 mm a 0,4 mm, l'area di contatto tra il pad e il circuito \u00e8 aumentata di 44% e la resistenza alla trazione \u00e8 aumentata da 5 N a 8 N;<\/td><\/tr><tr><td>Aggiungi una transizione a forma di goccia<\/td><td>Il design a goccia (raggio di 0,1 mm) nel punto di connessione tra il pad e il circuito viene utilizzato per evitare la concentrazione delle sollecitazioni (le sollecitazioni vengono ridotte da 100 MPa a 60 MPa).<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Controllo dello spessore delle pareti dei fori:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Spessore del rivestimento dei fori<\/td><td>Lo spessore del rivestimento \u00e8 \u226525 \u03bcm (standard IPC). Il rivestimento pi\u00f9 spesso (35 \u03bcm) presenta una resistenza alla flessione 50% superiore rispetto a quello pi\u00f9 sottile (20 \u03bcm). Nel test di flessione del PCB (raggio di curvatura 5 mm), il tasso di rottura si riduce da 10% a 2%.<\/td><\/tr><tr><td>Evitare spessori irregolari delle pareti dei fori<\/td><td>La variazione di spessore del rivestimento sulle pareti di ciascun foro \u00e8 \u2264\u00b13 \u03bcm. Le irregolarit\u00e0 causano una concentrazione locale di sollecitazioni e aumentano la velocit\u00e0 di formazione delle crepe dopo cicli termici ad alta temperatura (-40~125 \u2103).<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>2. Progettazione resistente allo stress (che si adatta ai cambiamenti ambientali)<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Adattabilit\u00e0 ai cicli termici:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Scegliere materiali con coefficiente di dilatazione termica (CTE) compatibile.<\/td><td>La differenza tra il CTE del substrato e quello del rivestimento in corrispondenza dei via impilati \u00e8 \u22645 ppm\/\u2103 (ad esempio, il CTE del substrato FR-4 \u00e8 13 ppm\/\u2103, quello del rivestimento in rame \u00e8 17 ppm\/\u2103 e la differenza \u00e8 di 4 ppm\/\u2103), riducendo cos\u00ec la fatica del rivestimento causata dai cicli termici;<\/td><\/tr><tr><td>Resina che riempie i pori<\/td><td>Per applicazioni che richiedono un elevato livello di affidabilit\u00e0 (elettronica automobilistica, dispositivi medici), nei fori passanti sovrapposti viene iniettata resina epossidica (CTE 8 ppm\/\u2103) per migliorare la resistenza alle sollecitazioni termiche. Dopo 1000 cicli termici, il tasso di fessurazione diminuisce da 8% a 0,5%.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Adattabilit\u00e0 alle vibrazioni:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Aggiungi una struttura di supporto<\/td><td>Nella zona in cui erano presenti i via sovrapposti sono state progettate delle nervature di rinforzo (larghe 0,2 mm) per migliorare la rigidit\u00e0 locale del PCB. Dopo le prove di vibrazione (10-2000 Hz, 30 g), il tasso di distacco dei fori passanti \u00e8 sceso da 51 TP3T a 0,31 TP3T.<\/td><\/tr><tr><td>Evitare la disposizione ai bordi<\/td><td>I fori passanti sovrapposti devono trovarsi ad almeno 2 mm dal bordo del PCB. Lo stress da vibrazioni nella zona del bordo \u00e8 2-3 volte superiore a quello nella zona centrale, il che pu\u00f2 facilmente causare danni ai fori passanti.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\"><strong>Raggiungere<\/strong> <strong>progettazione per la compatibilit\u00e0 dei processi<\/strong> <strong>garantisce<\/strong> <strong>capacit\u00e0 di produzione in serie e costi contenuti.<\/strong><strong><\/strong><\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I progetti di via impilata devono essere compatibili con i processi di produzione dei PCB esistenti (foratura, galvanizzazione, laminazione) per evitare un aumento vertiginoso dei costi o un calo dei tassi di rendimento dovuto a limitazioni di processo.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>1. Precisione di foratura compatibile<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Requisiti di precisione dell'allineamento:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Deviazione dal centro dei fori passanti multistrato<\/td><td>Deviazione dal centro dei fori passanti multistrato \u2264 \u00b10,01 mm (foratrice ad alta precisione, come la Hitachi SE-8000, con precisione di posizionamento di \u00b10,005 mm);<\/td><\/tr><tr><td>Evita le aperture estremamente piccole<\/td><td>Diametro del foro \u2265 0,08 mm (le foratrici convenzionali possono forare fino a 0,07 mm, ma la percentuale di successo \u00e8 &lt; 80%), diametro del foro \u2265 0,1 mm, percentuale di successo \u2265 95%;<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Ottimizzazione della sequenza di perforazione:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>ordine<\/td><td>Forare innanzitutto i fori incassati dello strato intermedio, quindi i fori ciechi dello strato superficiale e infine procedere alla laminazione (per evitare deviazioni di allineamento causate dalla foratura successiva alla laminazione).<\/td><\/tr><tr><td>Esempio<\/td><td>Per i fori passanti sovrapposti su PCB a 8 strati, forare innanzitutto i fori passanti sepolti L3\u2192L4 e L5\u2192L6, quindi, dopo la laminazione, forare i fori passanti ciechi L1\u2192L2 e L7\u2192L8, con una deviazione di allineamento \u2264\u00b10,008 mm.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>2. Compatibile con i processi di galvanoplastica<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Garanzia dell'uniformit\u00e0 del rivestimento:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Apertura e profondit\u00e0<\/td><td>Il rapporto tra apertura e profondit\u00e0 deve essere \u22641:3 (ad esempio, un\u2019apertura di 0,2 mm corrisponde a una profondit\u00e0 \u22640,6 mm). Un rapporto troppo elevato (1:5) comporter\u00e0 una distribuzione non uniforme della corrente all\u2019interno dell\u2019apertura e una deviazione dello spessore del rivestimento &gt;\u00b15 \u03bcm.<\/td><\/tr><tr><td>Galvanizzazione a impulsi<\/td><td>Rispetto alla galvanoplastica in corrente continua, la galvanoplastica a impulsi (frequenza 1000 Hz) consente di ridurre la deviazione dello spessore dello strato di placcatura all\u2019interno del foro da \u00b16 \u03bcm a \u00b12 \u03bcm;<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Pulizia preliminare:<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">In fase di progettazione, evitare di creare \u201cangoli morti\u201d all\u2019interno dei fori (come ad esempio transizioni ad angolo retto nei fori a gradini). Gli angoli morti tendono a trattenere le impurit\u00e0, con conseguente tasso di vuoti di placcatura superiore a 10%. Sono richieste transizioni con angoli arrotondati (raggio 0,05 mm).<\/p>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>3. Compatibile con il processo di laminazione<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Adattamento dei parametri di laminazione:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>spessore del substrato nell'area dei via impilati<\/td><td>La deviazione dello spessore del substrato nell'area dei via impilati deve essere \u2264\u00b15% (ad esempio, se lo spessore dello strato di progetto \u00e8 0,2 mm, lo spessore effettivo \u00e8 compreso tra 0,19 e 0,21 mm). Una deviazione eccessiva causer\u00e0 un disallineamento dei via dopo la laminazione.<\/td><\/tr><tr><td>Temperatura di laminazione<\/td><td>Il gradiente di temperatura durante la laminazione deve essere \u22642 \u2103\/min (velocit\u00e0 di riscaldamento) per evitare un aumento improvviso della temperatura che potrebbe causare la deformazione del substrato e compromettere l'allineamento dei via.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Compatibilit\u00e0 con la maschera di saldatura:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Apertura dello strato di resina fotosensibile<\/td><td>Le dimensioni dell'apertura della maschera di saldatura devono essere superiori di 0,05-0,1 mm rispetto al pad (ad esempio, un pad di 0,4 mm corrisponde a un'apertura di 0,45-0,5 mm) per evitare che la maschera di saldatura copra il pad, il che potrebbe compromettere la qualit\u00e0 della saldatura.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h4 class=\"wp-block-heading\"><strong>sintesi<\/strong><strong><\/strong><\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">La progettazione dei via impilati nei circuiti stampati richiede una \u201ccollaborazione multidimensionale\u201d: le prestazioni elettriche assicurano la qualit\u00e0 del segnale, l\u2019affidabilit\u00e0 meccanica garantisce la stabilit\u00e0 a lungo termine e la compatibilit\u00e0 di processo consente la produzione in serie. Tutti e tre questi aspetti sono indispensabili e i parametri di progettazione devono essere ottimizzati dinamicamente in base a scenari specifici (alta frequenza, alta affidabilit\u00e0, alta densit\u00e0).<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Problemi comuni legati all'impilamento dei via e come evitarli<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Sebbene i via impilati offrano vantaggi significativi, presentano anche alcune difficolt\u00e0 che, se non affrontate, possono influire sulla progettazione. Ecco alcuni problemi comuni e le relative soluzioni:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Disallineamento della perforazione<\/td><td>Le punte da trapano disallineate possono causare collegamenti interrotti o vie impilate poco resistenti. Utilizzate strumenti di progettazione avanzati dotati di controlli automatici di allineamento e collaborate con produttori che garantiscono la massima precisione grazie alla foratura laser.<\/td><\/tr><tr><td>sollecitazione termica<\/td><td>I fori passanti che attraversano pi\u00f9 strati sono soggetti a sollecitazioni dovute all'espansione termica, che possono causare la formazione di crepe. \u00c8 opportuno limitare l'altezza dei fori passanti e utilizzare materiali con un coefficiente di espansione termica (CTE) compatibile sia per i fori passanti che per il substrato del circuito stampato.<\/td><\/tr><tr><td>Perdita di segnale<\/td><td>I segnali ad alta velocit\u00e0 trasmessi tramite vie sovrapposte possono subire perdite di segnale dovute a discontinuit\u00e0 di impedenza. Ridurre al minimo la lunghezza delle vie e ricorrere alla foratura posteriore per rimuovere i rami di via inutilizzati, al fine di ridurre la riflessione del segnale.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Considerazioni sulla progettazione dello stack-up dei circuiti stampati<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Di seguito viene fornita una descrizione pi\u00f9 dettagliata delle considerazioni progettuali relative a ciascuna struttura di stratificazione del PCB:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>numero di piani<\/td><td>Il numero adeguato di strati va determinato in base alla complessit\u00e0 del circuito e alle funzionalit\u00e0 richieste. Occorre tenere conto di fattori quali la densit\u00e0 dei segnali, la distribuzione dell'alimentazione e l'isolamento dal rumore.<\/td><\/tr><tr><td>Integrit\u00e0 del segnale<\/td><td>La pianificazione della disposizione degli strati di segnale \u00e8 fondamentale per ridurre al minimo l'attenuazione del segnale e mantenere una buona integrit\u00e0 del segnale. Una corretta sequenza degli strati, il controllo dell'impedenza e la regolazione delle costanti dielettriche sono essenziali per gestire i problemi di integrit\u00e0 del segnale quali il crosstalk, la riflessione del segnale e il disadattamento di impedenza.<\/td><\/tr><tr><td>Alimentazione e piano di massa<\/td><td>Sono previsti alimentatori dedicati e piani di massa per garantire una rete di distribuzione dell'alimentazione stabile e a bassa impedenza. I piani di massa contribuiscono a ridurre il rumore, a migliorare la qualit\u00e0 del segnale e a favorire la dissipazione del calore.<\/td><\/tr><tr><td>Disaccoppiamento planare<\/td><td>L'inserimento di condensatori di disaccoppiamento in prossimit\u00e0 dei piani di alimentazione e di massa contribuisce a sopprimere il rumore ad alta frequenza e a fornire alimentazione pulita ai componenti sensibili. Il corretto posizionamento e la scelta adeguata dei condensatori di disaccoppiamento sono fondamentali per un disaccoppiamento efficace.<\/td><\/tr><tr><td>Precauzioni contro il caldo<\/td><td>Incorporare vie termiche e distribuire i piani termici all'interno dello stack per gestire la dissipazione del calore. Tenere conto del calore generato dai componenti e progettare lo stack in modo da garantire un'adeguata gestione termica.<\/td><\/tr><tr><td>Precauzioni relative a EMI\/EMC<\/td><td>Pianificare la disposizione degli strati in modo da ridurre al minimo le interferenze elettromagnetiche (EMI) e garantire la compatibilit\u00e0 elettromagnetica (EMC). Ci\u00f2 comporta un posizionamento accurato degli strati di segnale e di alimentazione, l'utilizzo di strati di schermatura ove necessario e l'adozione di tecniche di messa a terra adeguate.<\/td><\/tr><tr><td>Restrizioni alla produzione<\/td><td>Nel progettare lo stack-up, occorre tenere conto delle capacit\u00e0 e dei limiti produttivi del produttore del PCB, quali la larghezza e la spaziatura minime delle piste, la dimensione minima dei fori e la disponibilit\u00e0 dei materiali.<\/td><\/tr><tr><td>Scelta dei materiali<\/td><td>Scegliere il materiale laminato pi\u00f9 adatto in base alle prestazioni elettriche e termiche richieste e alle considerazioni di costo. Materiali diversi presentano costanti dielettriche, tangenti di perdita e conducibilit\u00e0 termica diverse, tutte caratteristiche che influenzano le prestazioni complessive del PCB.<\/td><\/tr><tr><td>Ordinamento dei livelli di segnale<\/td><td>Stabilire l'ordine degli strati di segnale in una pila \u00e8 fondamentale per ridurre al minimo il crosstalk e garantire un instradamento efficiente. Raggruppare gli strati di segnale ad alta velocit\u00e0 e separarli da quelli a bassa velocit\u00e0 pu\u00f2 aiutare a gestire l'integrit\u00e0 del segnale.<\/td><\/tr><tr><td>Impedenza controllata<\/td><td>La progettazione di stack-up con impedenza controllata per segnali critici ad alta velocit\u00e0 comporta il calcolo e il controllo delle larghezze delle tracce, degli spessori dei dielettrici e della distanza tra gli strati, al fine di ottenere i valori di impedenza desiderati.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Conforme agli standard IPC relativi ai via impilati<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Gli standard IPC \"Stacked\" forniscono linee guida per garantire la qualit\u00e0 e l'affidabilit\u00e0 di<a href=\"https:\/\/geyuanelectronics.com\/it\/pcb\/produzione-di-circuiti-stampati\/\" data-type=\"link\" data-id=\"https:\/\/geyuanelectronics.com\/pcb\/pcb-manufacturing\/\"> Produzione di circuiti stampati<\/a>. Questi standard, elaborati dalla Printed Circuit Association, coprono tutti gli aspetti della progettazione dei via, comprese le dimensioni, la spaziatura e i processi di produzione. Tra i principali standard IPC relativi ai via impilati figurano:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>IPC-2221<\/td><td>La presente norma delinea i principi generali di progettazione dei circuiti stampati (PCB), compresi la distanza tra i fori passanti e gli spazi liberi. Raccomanda spazi liberi minimi in base ai livelli di tensione per prevenire le scariche elettriche. Ad esempio, a 100 V, si raccomanda uno spazio libero di almeno 0,25 mm tra i componenti conduttivi.<\/td><\/tr><tr><td>IPC-6012<\/td><td>Si concentra sulle caratteristiche tecniche e sulle prestazioni dei circuiti stampati rigidi. Specifica i requisiti relativi allo spessore e alla qualit\u00e0 della placcatura dei via, al fine di garantire che i via impilati siano in grado di resistere alle sollecitazioni termiche e meccaniche. Ai fini dell\u2019affidabilit\u00e0, \u00e8 generalmente richiesto uno spessore minimo di placcatura compreso tra 20 e 25 micrometri.<\/td><\/tr><tr><td>IPC-4761<\/td><td>La copertura deve essere effettuata mediante tecniche di protezione e riempimento. Per i fori passanti sovrapposti, si raccomanda l\u2019uso di materiale di riempimento conduttivo o di un rivestimento di chiusura per evitare la formazione di vuoti e migliorare l\u2019integrit\u00e0 strutturale.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Il rispetto di questi standard non solo migliora l'affidabilit\u00e0 del progetto, ma garantisce anche la compatibilit\u00e0 con la maggior parte dei produttori. La mancata conformit\u00e0 pu\u00f2 causare ritardi nella produzione o guasti ai circuiti stampati durante i test o il funzionamento.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>In collaborazione con Geyuan Electronics su<\/strong> <strong>un progetto di PCB personalizzato che prevede<\/strong> <strong>vie impilate<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Un progetto di PCB personalizzato con vie impilate richiede una stretta collaborazione con il produttore di PCB. Se state valutando di realizzare questo tipo di progetto con Geyuan Electronics, ecco alcuni consigli per garantire che il processo si svolga senza intoppi:<\/p>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><td>Condividi i tuoi file di progettazione dettagliati<\/td><td>Forniteci documentazione progettuale chiara e accurata, che includa specifiche tecniche, dettagli sulla struttura a strati e requisiti relativi ai materiali.&nbsp;<\/td><\/tr><tr><td>Discutere le possibilit\u00e0 e le modalit\u00e0 il prima possibile<\/td><td>Non tutti i produttori dispongono delle attrezzature o delle competenze necessarie per gestire progetti complessi con via impilati, ma il team di ingegneri di Geyuan Electronics \u00e8 a vostra disposizione per discuterne in anticipo. Vi preghiamo quindi di confermare con noi le specifiche prima di finalizzare il vostro progetto, quali le dimensioni minime dei via e i vincoli di impilamento.<\/td><\/tr><tr><td>Richiesta di feedback sulla progettabilit\u00e0 per la produzione (DFM)<\/td><td>Molti produttori offrono servizi di revisione del progetto in ottica di produzione (DFM) per individuare potenziali problemi di progettazione, quali difficolt\u00e0 di allineamento o problemi relativi al rapporto di aspetto, prima dell\u2019avvio della produzione. Geyuan Electronics non fa eccezione.<\/td><\/tr><tr><td>Piano di test<\/td><td>Abbiamo avviato una collaborazione con Geyuan Electronics per definire protocolli di collaudo, quali l\u2019ispezione a raggi X per l\u2019individuazione di vuoti, al fine di garantire l\u2019affidabilit\u00e0 dei via impilati.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\"><strong>Riassumi<\/strong><strong><\/strong><\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">I via impilati rappresentano una vera e propria rivoluzione nel settore dei PCB ad alta densit\u00e0, consentendo la realizzazione di dispositivi elettronici pi\u00f9 piccoli, pi\u00f9 veloci e pi\u00f9 potenti. Questo articolo offre una nuova prospettiva sui fondamenti della progettazione dei via impilati per i PCB, riassumendo le nostre strategie di progettazione nelle applicazioni pratiche, i metodi di ottimizzazione collaborativa per la compatibilit\u00e0 di processo e le principali criticit\u00e0 da evitare. Seguendo le migliori pratiche descritte in questa guida completa ai via impilati, potrete ottimizzare i layout personalizzati dei PCB per migliorare le prestazioni e la producibilit\u00e0. Se il vostro progetto richiede un produttore professionale di PCB, non esitate a contattarci. Ci occupiamo di tutto, dall\u2019ottimizzazione della progettazione e della prototipazione all\u2019assemblaggio e alla produzione in grandi volumi.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><\/p>","protected":false},"excerpt":{"rendered":"<p>A comprehensive guide to PCB stacked via design strategies and collaborative optimization methods for process compatibility If you&#8217;re looking for a collaborative approach to optimizing PCB design and process compatibility using stacked vias, you&#8217;ve come to the right place. Stacked vias are key components in High-Density Interconnect (HDI) boards, enabling efficient layer transitions in compact [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"content-type":"","site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","ast-disable-related-posts":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[1,9,24,25],"tags":[],"class_list":["post-13524","post","type-post","status-publish","format-standard","hentry","category-all-blog","category-pcb-blog","category-pcb-design-blog","category-pcb-manufacturing-blog"],"_links":{"self":[{"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/posts\/13524","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/comments?post=13524"}],"version-history":[{"count":0,"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/posts\/13524\/revisions"}],"wp:attachment":[{"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/media?parent=13524"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/categories?post=13524"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/geyuanelectronics.com\/it\/wp-json\/wp\/v2\/tags?post=13524"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}