Um guia completo sobre Conceção de vias empilhadas em placas de circuito impresso estratégias e métodos de otimização colaborativa para a compatibilidade de processos

Se procura uma abordagem colaborativa para otimizar Conceção de placas de circuito impresso e a compatibilidade do processo com o uso de vias empilhadas, veio ao sítio certo. As vias empilhadas são componentes essenciais nas placas de interligação de alta densidade (HDI), permitindo transições eficientes entre camadas em projetos compactos. Mas como garantir que são implementadas corretamente? E de que outras formas é que este processo pode ser otimizado de forma colaborativa? Este guia aprofunda as regras de conceção de vias empilhadas, os desafios e soluções reais de conceção, bem como o empilhamento de vias de acordo com as normas IPC, para o ajudar a dominar a sua utilização.

O que são vias empilhadas?

As vias empilhadas são interligações verticais colocadas diretamente umas sobre as outras para ligar várias camadas num placa de circuito impresso (PCB). Ao contrário das vias intercaladas deslocadas, as vias empilhadas poupam espaço, tornando-as ideais para projetos HDI com restrições de espaço. A importância das vias empilhadas reside na sua capacidade de suportar sinais de alta velocidade e disposições densas. No entanto, um projeto inadequado pode levar a problemas como atenuação do sinal, defeitos de fabrico ou falhas estruturais. É por isso que compreender as regras e as melhores práticas do projeto de vias empilhadas é crucial para qualquer engenheiro de PCB que procure placas fiáveis e eficientes. Nas aplicações atuais do mercado, as PCB com este projeto são normalmente utilizadas em produtos eletrónicos complexos, tais como smartphones, tablets e dispositivos médicos avançados.

Por que é que a disposição em camadas de uma placa de circuito impresso (PCB) é necessária?

O desenvolvimento de configurações de camadas de placas de circuito impresso (PCB) é fundamental para a conceção de placas de circuito de alta eficiência. Estas configurações oferecem inúmeras vantagens. Em primeiro lugar, permitem PCB multicamadas estruturas que melhoram a distribuição de energia, evitam a interferência eletromagnética (EMI), limitam a diafonia e permitem a transmissão de sinais a alta velocidade. Por conseguinte, o objetivo principal deste projeto de empilhamento é colocar vários circuitos eletrónicos numa única placa, através de várias camadas. Para além disso, a estrutura de empilhamento da PCB oferece outras vantagens significativas. Entre elas contam-se a minimização da vulnerabilidade da placa ao ruído externo e a redução da diafonia e dos problemas de impedância em sistemas de alta velocidade. Uma boa estrutura de empilhamento de PCB também pode ajudar a garantir custos finais de produção mais baixos. Ao maximizar a eficiência e melhorar a compatibilidade eletromagnética ao longo de todo o projeto, as estruturas de empilhamento de PCB podem efetivamente poupar tempo e dinheiro.

Orientações sobre o empilhamento de placas de circuito impresso através do projeto estratégias e métodos de otimização da compatibilidade de processos em projetos reais.

Segue-se um resumo das estratégias de conceção de vias empilhadas em PCB e dos métodos de otimização da compatibilidade de processos relacionados, compilado pela equipa de engenharia da Geyuan Electronics com base em anos de experiência em projetos práticos. O projeto de vias empilhadas em PCB não se resume simplesmente a “alinhar várias camadas de vias”; requer a consideração de três dimensões fundamentais: desempenho elétrico (integridade do sinal, adaptação de impedância), fiabilidade mecânica (capacidade de carga, resistência à tensão) e compatibilidade de processos (precisão de perfuração, viabilidade de galvanização). Um desvio na adaptação de impedância de 5 Ω pode fazer com que a refletividade do sinal de alta frequência se deteriore de -20 dB para -15 dB; uma precisão de alinhamento superior a ±0,01 mm pode aumentar a taxa de quebra do revestimento de 11 TP3T para 81 TP3T; e a incompatibilidade de processos pode levar ao rejeito do lote (rendimento <70%). Atualmente, não só analisamos os princípios fundamentais de conceção das vias empilhadas em PCB, como também combinamos parâmetros específicos e estudos de caso com que a nossa equipa se deparou em projetos reais, para o ajudar a alcançar conceções de vias empilhadas de “alto desempenho, alta fiabilidade e passíveis de produção em massa”.

Estabelecer prioridades desempenho elétrico e garantir a integridade do sinal e a adaptação de impedância.

Enquanto “canal” para a transmissão de sinais entre camadas, o desempenho elétrico das vias empilhadas determina diretamente a qualidade global do sinal da placa de circuito impresso, sendo necessário controlar cuidadosamente a impedância, os parâmetros parasíticos e a interferência entre sinais.

1. Conceção da adaptação de impedância (princípio fundamental)

Valor-alvo de impedância: A impedância das vias empilhadas deve ser compatível com a impedância das linhas ligadas (por exemplo, uma linha de RF de 50 Ω corresponde a uma via empilhada de 50 Ω) para evitar a reflexão do sinal causada por variações bruscas de impedância;

Método de cálculo da impedância:

Fórmula: Z = (60 / √εr) × ln (4h/d) (Fórmula simplificada, em que εr é a constante dielétrica do substrato da placa de circuito impresso, h é a espessura do substrato e d é o diâmetro da via);

Exemplo: Para um substrato FR-4 (εr=4,4), h=0,2 mm, d=0,2 mm, o valor calculado de Z ≈ 52 Ω, o que se aproxima do valor pretendido de 50 Ω. É possível atingir Z = 50 Ω através do ajuste fino da abertura (por exemplo, d = 0,21 mm).

Estratégia de otimização:

Ajustar a abertura	À medida que a abertura aumenta, a impedância diminui (por exemplo, à medida que d aumenta de 0,18 mm para 0,22 mm, Z diminui de 55 Ω para 48 Ω).
Trocar o substrato	Em aplicações de alta frequência, utilize substratos com baixas constantes dielétricas (como o Rogers RO4350B, εr=3,48) para reduzir o desvio de impedância.
Adicionar ligação à terra através de	É colocada uma via de ligação à terra (com espaçamento de 0,5 mm) num raio de 1 mm em torno das vias empilhadas, de modo a formar um “anel de blindagem” e a estabilizar a impedância (desvio ≤ ±2 Ω).
Caso	A nossa equipa concebeu inicialmente a impedância das vias de uma pilha de placas de circuito impresso (PCB) de RF 5G com uma impedância de 58 Ω (valor-alvo de 50 Ω) e uma refletividade do sinal de -14 dB (superando a norma). Ao aumentar o diâmetro do via de 0,18 mm para 0,22 mm e adicionar dois vias de ligação à terra à sua volta, a impedância baixou para 50,5 Ω e a refletividade foi otimizada para -22 dB, cumprindo assim os requisitos.

2. Controlo de parâmetros parasíticos (redução da perda de sinal)

Indutância e capacitância parasíticas

Indutância parasítica (L)

O valor de L das vias empilhadas resulta principalmente do comprimento da parede da via. Quanto menor for o comprimento, menor será L (por exemplo, L = 2nH para uma profundidade de via de 0,3 mm; L = 4nH para uma profundidade de via de 0,6 mm). A perda de sinais de alta frequência (>10 GHz) aumenta com o aumento de L.

Capacitância parasítica (C)

C resulta principalmente do acoplamento entre a parede do orifício e a camada de ligação à terra. Quanto maior for o diâmetro do orifício e quanto mais próxima estiver a camada de ligação à terra, maior será o valor de C (por exemplo, C = 0,8 pF para d = 0,2 mm e uma distância da camada de ligação à terra de 0,1 mm). Um valor excessivo de C fará com que o tempo de subida do sinal diminua (por exemplo, um sinal com tempo de subida de 100 ps passa a ter 150 ps devido a C = 1 pF).

Estratégia de otimização

reduzir a profundidade do orifício	Dê prioridade ao empilhamento de vias cegas/enterradas (profundidade do orifício: 0,2-0,5 mm) e evite o empilhamento de vias com orifícios de passagem (profundidade do orifício: 1,6 mm, L = 8 nH);
Aumentar a distância de ligação à terra	A distância entre o plano de terra e a via aumentou de 0,1 mm para 0,2 mm, e C diminuiu de 0,8 pF para 0,4 pF;
Vias empilhadas diferenciais	Os sinais diferenciais de alta frequência (como o USB 4.0) utilizam um par de vias sobrepostas com adaptação de impedância diferencial (como 100 Ω) para reduzir a influência dos parâmetros parasíticos.

3. Supressão da interferência entre sinais (cenários com múltiplas vias)

Fontes de interferência cruzada: acoplamento eletromagnético entre vias sobrepostas adjacentes. Quanto menor for o espaçamento e quanto mais elevada for a frequência do sinal, mais grave será a interferência cruzada (por exemplo, um sinal de 25 GHz com um espaçamento de 0,5 mm apresenta uma interferência cruzada de -18 dB).

Estratégia de supressão

Aumentar o espaçamento	Quando o espaçamento entre as vias empilhadas for ≥2 vezes o diâmetro da via (por exemplo, um espaçamento ≥0,4 mm corresponde a um diâmetro de via de 0,2 mm), a interferência entre sinais de 25 GHz pode ser reduzida para valores inferiores a -25 dB;
Isolamento da ligação à terra	Ao colocar vias de ligação à terra (com um espaçamento de 0,3 mm) entre vias empilhadas adjacentes, de modo a formar uma “parede de isolamento”, a interferência é ainda mais reduzida em 5-8 dB;
Disposição em camadas	Distribua as vias empilhadas para sinais de alta frequência (como a radiofrequência) e sinais de baixa frequência (como a alimentação) por camadas diferentes, de modo a reduzir a diafonia entre camadas.

Alcançar concepção da fiabilidade mecânica para garantir um funcionamento estável a longo prazo

As vias empilhadas têm de suportar as tensões a que são submetidas durante o fabrico da placa de circuito impresso (laminação, perfuração) e durante a sua utilização (ciclos térmicos, vibração). Uma fiabilidade mecânica insuficiente pode levar a “fissuras no revestimento e ao desprendimento dos pads”, pelo que é importante controlar a resistência estrutural e a resistência às tensões.

1. Dimensionamento da resistência estrutural

Reforço da almofada:

Aumentar o tamanho da almofada	O diâmetro da pastilha aumentou de 0,3 mm para 0,4 mm, a área de ligação entre a pastilha e o circuito aumentou em 44% e a resistência à tração aumentou de 5 N para 8 N;
Adicionar transição em forma de lágrima	É utilizado um design em forma de lágrima (raio de 0,1 mm) na ligação entre a pastilha e o circuito para evitar a concentração de tensões (a tensão é reduzida de 100 MPa para 60 MPa).

Controlo da espessura da parede do orifício:

Espessura do revestimento do orifício	A espessura do revestimento é ≥25 μm (norma IPC). O revestimento mais espesso (35 μm) apresenta uma resistência à flexão 50% superior à do revestimento mais fino (20 μm). No ensaio de flexão da placa de circuito impresso (raio de flexão de 5 mm), a taxa de quebra é reduzida de 10% para 2%.
Evite espessuras irregulares nas paredes dos orifícios	O desvio de espessura do revestimento na parede de cada orifício é ≤±3 μm. As irregularidades conduzem a uma concentração local de tensões e aumentam a taxa de fissuração após ciclos de temperatura elevada (-40~125 ℃).

2. Concepção resistente ao stress (que se adapta às alterações ambientais)

Capacidade de adaptação a ciclos de temperatura:

Escolha materiais com coeficiente de expansão térmica (CTE) compatível.	A diferença entre o CTE do substrato e o CTE do revestimento em torno das vias empilhadas é ≤5 ppm/℃ (por exemplo, o CTE do substrato FR-4 é de 13 ppm/℃, o do revestimento de cobre é de 17 ppm/℃ e a diferença é de 4 ppm/℃), o que reduz a fadiga do revestimento causada pelos ciclos de temperatura;
Resina que preenche os poros	Para aplicações de elevada fiabilidade (eletrónica automóvel, dispositivos médicos), a resina epóxi (CTE 8 ppm/℃) é injetada nas vias empilhadas para aumentar a resistência ao stress térmico. Após 1000 ciclos de temperatura, a taxa de fissuração diminui de 8% para 0,5%.

Adaptabilidade às vibrações:

Adicionar estrutura de suporte	Foram concebidas nervuras de reforço (com 0,2 mm de largura) na área onde se localizavam as vias empilhadas, para melhorar a rigidez local da placa de circuito impresso. Após os ensaios de vibração (10-2000 Hz, 30 g), a taxa de descolamento das vias diminuiu de 51 TP3T para 0,31 TP3T.
Evite o alinhamento nas margens	As vias empilhadas devem estar a uma distância mínima de 2 mm da borda da placa de circuito impresso. A tensão causada pela vibração na zona da borda é 2 a 3 vezes superior à da zona central, o que pode facilmente provocar danos nas vias.

Alcançar concepção de compatibilidade de processos garante capacidade de produção em massa e baixo custo.

Os projetos de vias empilhadas devem ser compatíveis com os processos de fabrico de placas de circuito impresso (PCB) existentes (perfuração, galvanoplastia, laminação), para evitar o aumento acentuado dos custos ou a diminuição das taxas de rendimento devido a limitações do processo.

1. Precisão de perfuração compatível

Requisitos de precisão de alinhamento:

Desvio do centro das vias em camadas múltiplas	Desvio do centro dos orifícios de passagem em placas multicamadas ≤ ±0,01 mm (máquina de perfuração de alta precisão, como a Hitachi SE-8000, com precisão de posicionamento de ±0,005 mm);
Evite aberturas ultrapequenas	Diâmetro do furo ≥ 0,08 mm (as máquinas de perfuração convencionais conseguem perfurar furos com um diâmetro mínimo de 0,07 mm, mas a taxa de aprovação é < 80%), diâmetro do furo ≥ 0,1 mm, taxa de aprovação ≥ 95%;

Otimização da sequência de perfuração:

encomenda	Primeiro, perfure os orifícios embutidos na camada intermédia; depois, perfure os orifícios cegos na camada superficial; e, por fim, proceda à laminação (para evitar desvios de alinhamento causados pela perfuração após a laminação).
Exemplo	No caso de vias empilhadas em placas de circuito impresso de 8 camadas, perfure primeiro as vias enterradas L3→L4 e L5→L6 e, em seguida, perfure as vias cegas L1→L2 e L7→L8 após a laminação, com um desvio de alinhamento ≤±0,008 mm.

2. Compatível com o processo de galvanoplastia

Garantia da uniformidade do revestimento:

Abertura e profundidade	A relação entre a abertura e a profundidade deve ser ≤1:3 (por exemplo, uma abertura de 0,2 mm corresponde a uma profundidade ≤0,6 mm). Uma relação demasiado elevada (1:5) resultará numa distribuição irregular da corrente no interior da abertura e num desvio na espessura do revestimento >±5 μm.
Galvanoplastia por impulsos	Em comparação com a galvanoplastia em corrente contínua, a galvanoplastia por impulsos (frequência de 1000 Hz) permite reduzir o desvio de espessura da camada de revestimento no interior do orifício de ±6 μm para ±2 μm;

Limpeza de pré-tratamento:

Ao projetar, evite criar “cantos mortos” no interior dos orifícios (tais como transições em ângulo reto em orifícios escalonados). Os cantos mortos tendem a reter contaminantes, o que resulta numa taxa de falhas de revestimento superior a 10%. São necessárias transições com cantos arredondados (raio de 0,05 mm).

3. Compatível com o processo de laminação

Correspondência dos parâmetros de laminação:

espessura do substrato na área das vias empilhadas	O desvio na espessura do substrato na área das vias empilhadas deve ser ≤±5% (por exemplo, se a espessura da camada de projeto for de 0,2 mm, a espessura real será de 0,19 a 0,21 mm). Um desvio excessivo provocará um desalinhamento das vias após a laminação.
Temperatura de laminação	O gradiente de temperatura de laminação deve ser ≤2 ℃/min (taxa de aquecimento) para evitar um aumento repentino da temperatura que possa causar a deformação do substrato e afetar o alinhamento das vias.

Compatibilidade com a máscara de solda:

Abertura da camada de resistência à soldadura

O tamanho da abertura da máscara de solda deve ser 0,05-0,1 mm maior do que o pad (por exemplo, um pad de 0,4 mm corresponde a uma abertura de 0,45-0,5 mm) para evitar que a máscara de solda cubra o pad, o que poderia resultar numa soldadura de má qualidade.

resumo

O projeto de vias empilhadas em placas de circuito impresso (PCB) requer uma “colaboração multidimensional”: o desempenho elétrico assegura a qualidade do sinal, a fiabilidade mecânica garante a estabilidade a longo prazo e a compatibilidade do processo permite a produção em massa. Todos estes três aspetos são indispensáveis, e os parâmetros de projeto têm de ser otimizados dinamicamente de acordo com cenários específicos (alta frequência, alta fiabilidade, alta densidade).

Desafios comuns no empilhamento de vias e como evitá-los

Embora as vias empilhadas ofereçam vantagens significativas, também apresentam desafios que, se não forem resolvidos, podem afetar o seu projeto. Aqui estão alguns problemas comuns e as respetivas soluções:

Desalinhamento da perfuração	As brocas mal alinhadas podem resultar em ligações desconexas ou vias empilhadas pouco resistentes. Utilize ferramentas de conceção avançadas com verificações automáticas de alinhamento e estabeleça parcerias com fabricantes que garantam precisão através da perfuração a laser.
tensão térmica	Os orifícios passantes que atravessam várias camadas estão sujeitos a tensões de expansão térmica, o que pode provocar fissuras. Limite a altura dos orifícios passantes e utilize materiais com um coeficiente de expansão térmica (CTE) compatível, tanto para os orifícios passantes como para o substrato da placa de circuito.
Perda de sinal	Os sinais de alta velocidade transmitidos através de vias sobrepostas podem sofrer perdas de sinal devido a descontinuidades de impedância. Minimize o comprimento das vias e recorra à perfuração reversa para remover os troços de via não utilizados, de modo a reduzir a reflexão do sinal.

Considerações sobre o projeto da estrutura de uma placa de circuito impresso (PCB)

Segue-se uma análise mais detalhada das considerações de conceção para cada configuração de camadas de uma placa de circuito impresso:

número de andares	O número adequado de camadas deve ser determinado com base na complexidade do circuito e na funcionalidade pretendida. Devem ser tidos em conta fatores como a densidade de sinais, a distribuição de energia e o isolamento de ruído.
Integridade do sinal	O planeamento da disposição das camadas de sinal é fundamental para minimizar a atenuação do sinal e manter uma boa integridade do sinal. A ordenação adequada das camadas, o controlo da impedância e as constantes dielétricas controladas são essenciais para gerir problemas de integridade do sinal, tais como diafonia, reflexão do sinal e desajustamento de impedância.
Plano de alimentação e plano de terra	São atribuídas fontes de alimentação dedicadas e planos de terra para proporcionar uma rede de distribuição de energia estável e de baixa impedância. Os planos de terra ajudam a reduzir o ruído, a melhorar a qualidade do sinal e a facilitar a dissipação de calor.
Desacoplamento planar	A inclusão de condensadores de desacoplamento junto aos planos de alimentação e de terra ajuda a suprimir o ruído de alta frequência e a fornecer energia limpa aos componentes sensíveis. A colocação e a seleção adequadas dos condensadores de desacoplamento são cruciais para um desacoplamento eficaz.
Precauções contra o calor	Incorpore vias térmicas e distribua planos térmicos no interior da pilha para gerir a dissipação de calor. Tenha em conta o calor gerado pelos componentes e conceba a pilha de forma a garantir uma gestão térmica adequada.
Precauções relativas à EMI/EMC	Planifique a disposição das camadas de forma a minimizar a interferência eletromagnética (EMI) e garantir a compatibilidade eletromagnética (EMC). Isto implica posicionar cuidadosamente as camadas de sinal e de alimentação, utilizar camadas de blindagem sempre que necessário e ter em conta técnicas de ligação à terra adequadas.
Restrições de fabrico	Ao conceber a estrutura da placa, tenha em conta as capacidades e limitações de fabrico do fabricante da placa de circuito impresso, tais como a largura mínima das pistas e o espaçamento mínimo entre elas, o tamanho mínimo dos furos e a disponibilidade de materiais.
Seleção de materiais	Escolha o material laminado adequado com base no desempenho elétrico e térmico exigido, bem como em considerações de custo. Os diferentes materiais apresentam constantes dielétricas, tangentes de perda e condutividade térmica distintas, fatores que afetam o desempenho global da placa de circuito impresso.
Classificação da camada de sinal	Determinar a ordem das camadas de sinal numa pilha é fundamental para minimizar a interferência cruzada e garantir um encaminhamento eficiente. Agrupar as camadas de sinal de alta velocidade e separá-las das camadas de baixa velocidade pode ajudar a gerir a integridade do sinal.
Impedância controlada	A conceção de estruturas com impedância controlada para sinais críticos de alta velocidade implica o cálculo e o controlo das larguras dos traços, das espessuras dos dielétricos e do espaçamento entre camadas, de modo a atingir os valores de impedância pretendidos.

Em conformidade com as normas IPC relativas a vias empilhadas

As normas IPC em camadas fornecem orientações para garantir a qualidade e a fiabilidade de Fabrico de placas de circuito impresso. Estas normas, desenvolvidas pela Printed Circuit Association, abrangem todos os aspetos do projeto de vias, incluindo dimensões, espaçamento e processos de fabrico. As principais normas da IPC relacionadas com vias empilhadas incluem:

IPC-2221	Esta norma define os princípios gerais de conceção de placas de circuito impresso (PCB), incluindo o espaçamento entre vias e as distâncias de segurança. Recomenda distâncias mínimas com base nos níveis de tensão, a fim de evitar falhas elétricas. Por exemplo, a 100 V, recomenda-se uma distância de, pelo menos, 0,25 mm entre componentes condutores.
IPC-6012	Centra-se nas especificações e no desempenho das placas de circuito impresso rígidas. Especifica os requisitos relativos à espessura e à qualidade do revestimento das vias, de modo a garantir que as vias empilhadas possam suportar tensões térmicas e mecânicas. Por razões de fiabilidade, é normalmente exigida uma espessura mínima de revestimento de 20 a 25 micrómetros.
IPC-4761	O revestimento deve ser realizado através de métodos de proteção e enchimento. No caso de vias empilhadas, recomenda-se a utilização de um enchimento condutor ou de um revestimento de cobertura para evitar vazios e reforçar a integridade estrutural.

O cumprimento destas normas não só melhora a fiabilidade do projeto, como também garante a compatibilidade com a maioria dos fabricantes. O incumprimento pode provocar atrasos na produção ou falhas nas placas de circuito durante os testes ou o funcionamento.

Em colaboração com a Geyuan Electronics sobre um projeto de placa de circuito impresso personalizada que inclui vias empilhadas

Um projeto de PCB personalizado com vias empilhadas requer uma colaboração estreita com o seu fabricante de PCB. Se estiver a considerar este tipo de projeto com a Geyuan Electronics, eis algumas dicas para garantir que o processo decorra sem problemas:

Partilhe os seus ficheiros de projeto detalhados	Forneça-nos documentos de conceção claros e precisos, incluindo especificações, detalhes da disposição em camadas e requisitos de materiais.
Discutir as capacidades e as modalidades o mais cedo possível	Nem todos os fabricantes dispõem do equipamento ou dos conhecimentos necessários para lidar com projetos complexos de vias empilhadas, mas a equipa de engenharia da Geyuan Electronics pode discutir estes aspetos consigo antecipadamente. Por isso, por favor, confirme connosco as especificações antes de finalizar o seu projeto, tais como o tamanho mínimo das vias e as restrições de empilhamento.
Solicitar comentários sobre a conceção para a fabricabilidade (DFM)	Muitos fabricantes oferecem análises de «Design for Manufacturing» (DFM) para identificar potenciais problemas de conceção, tais como questões de alinhamento ou de proporção, antes do início da produção. A Geyuan Electronics não é exceção.
Plano de testes	Estabelecemos uma parceria com a Geyuan Electronics para definir protocolos de teste, tais como a inspeção por raios X para deteção de vazios, com o objetivo de garantir a fiabilidade das vias empilhadas.

Resumir

As vias empilhadas representam uma revolução na indústria de PCB de alta densidade, permitindo a criação de dispositivos eletrónicos mais pequenos, mais rápidos e mais potentes. Este artigo apresenta uma nova perspetiva sobre os fundamentos do projeto de vias empilhadas para PCB, resumindo as nossas estratégias de projeto em aplicações práticas, métodos de otimização colaborativa para compatibilidade de processos e questões-chave a evitar. Ao seguir as melhores práticas descritas neste guia abrangente sobre vias empilhadas, poderá otimizar os layouts personalizados de PCB para melhorar o desempenho e a facilidade de fabrico. Se o seu projeto necessitar de um fabricante profissional de PCB, contacte-nos. Tratamos de tudo, desde a otimização do projeto e a prototipagem até à montagem e produção em grande volume.