Un guide complet sur Conception des vias empilées sur un circuit imprimé stratégies et méthodes d'optimisation collaborative pour la compatibilité des processus
Si vous recherchez une approche collaborative pour optimiser Conception de circuits imprimés et la compatibilité des processus grâce aux vias empilés, vous êtes au bon endroit. Les vias empilés sont des composants essentiels des cartes à interconnexions haute densité (HDI), permettant des transitions efficaces entre les couches dans des conceptions compactes. Mais comment s'assurer qu'ils sont correctement mis en œuvre ? Et comment ce processus peut-il être optimisé de manière collaborative ? Ce guide aborde en détail les règles de conception des vias empilés, les défis et solutions concrets rencontrés lors de la conception, ainsi que l’empilement des vias conformément aux normes IPC, afin de vous aider à maîtriser leur utilisation.
Que sont les vias empilés ?
Les vias empilées sont des interconnexions verticales placées directement les unes au-dessus des autres afin de relier plusieurs couches dans un circuit imprimé (PCB). Contrairement aux vias entrelacées décalées, les vias empilées permettent de gagner de la place, ce qui les rend idéales pour les conceptions HDI soumises à des contraintes d'espace. L'importance des vias empilées réside dans leur capacité à prendre en charge des signaux à haute vitesse et des agencements denses. Cependant, une conception inadéquate peut entraîner des problèmes tels que l’atténuation du signal, des défauts de fabrication ou des failles structurelles. C’est pourquoi la compréhension des règles et des bonnes pratiques en matière de conception de vias empilés est cruciale pour tout ingénieur en circuits imprimés cherchant à obtenir des cartes fiables et efficaces. Dans les applications actuelles du marché, les circuits imprimés présentant cette conception sont généralement utilisés dans des produits électroniques complexes tels que les smartphones, les tablettes et les dispositifs médicaux de pointe.
Pourquoi l'empilement des couches d'un circuit imprimé est-il nécessaire ?
La conception d'empilements de circuits imprimés est essentielle pour la conception de cartes électroniques à haut rendement. Ces conceptions d'empilement offrent de nombreux avantages. Tout d'abord, elles permettent circuit imprimé multicouche des structures qui améliorent la distribution de l’énergie, préviennent les interférences électromagnétiques (EMI), limitent la diaphonie et permettent la transmission de signaux à haut débit. Par conséquent, l’objectif principal de cette conception d’empilement est de disposer plusieurs circuits électroniques sur un seul circuit imprimé grâce à plusieurs couches. Au-delà de cela, la structure d’empilement du circuit imprimé offre d’autres avantages significatifs. Il s’agit notamment de minimiser la vulnérabilité de la carte au bruit externe et de réduire les problèmes de diaphonie et d’impédance dans les systèmes à haut débit. Une bonne structure d’empilement de circuits imprimés peut également contribuer à réduire les coûts de production finaux. En optimisant l’efficacité et en améliorant la compatibilité électromagnétique tout au long du projet, les structures d’empilement de circuits imprimés permettent de gagner du temps et de réaliser des économies.
Lignes directrices sur la conception des vias d'empilement des circuits imprimés stratégies et les méthodes d'optimisation de la compatibilité des procédés dans des projets concrets.
Vous trouverez ci-dessous un résumé des stratégies de conception des vias empilés sur les circuits imprimés (PCB) et des méthodes d’optimisation de la compatibilité des procédés associées, compilé par l’équipe d’ingénieurs de Geyuan Electronics sur la base de nombreuses années d’expérience pratique acquise au cours de divers projets. La conception de vias empilés sur un circuit imprimé ne se résume pas simplement à “ aligner plusieurs couches de vias ” ; elle nécessite de prendre en compte trois aspects essentiels : les performances électriques (intégrité du signal, adaptation d’impédance), la fiabilité mécanique (capacité de charge, résistance aux contraintes) et la compatibilité avec les procédés (précision de perçage, faisabilité du placage). Un écart d’adaptation d’impédance de 5 Ω peut entraîner une détérioration de la réflectivité des signaux haute fréquence, qui passe de -20 dB à -15 dB ; une précision d’alignement supérieure à ±0,01 mm peut faire passer le taux de rupture de placage de 11 TP3T à 81 TP3T ; et l’incompatibilité des procédés peut entraîner le rejet de lots (rendement < 701 TP3T). Aujourd’hui, nous analysons non seulement les principes fondamentaux de conception des vias empilés sur circuits imprimés, mais nous combinons également des paramètres spécifiques et des études de cas rencontrés par notre équipe dans le cadre de projets concrets afin de vous aider à réaliser des conceptions de vias empilés “ hautement performantes, hautement fiables et adaptées à la production en série ”.
Définir les priorités performances électriques et garantir l'intégrité du signal et l'adaptation d'impédance.
En tant que “ canal ” de transmission des signaux entre les couches, les performances électriques des vias empilés déterminent directement la qualité globale du signal du circuit imprimé ; l'impédance, les paramètres parasites et la diaphonie doivent donc être soigneusement contrôlés.
1. Conception de l'adaptation d'impédance (principe fondamental)
Impédance cible : l'impédance des vias empilés doit correspondre à celle des lignes connectées (par exemple, une ligne RF de 50 Ω correspond à un via empilé de 50 Ω) afin d'éviter toute réflexion du signal due à des variations brusques d'impédance ;
Méthode de calcul de l'impédance :
Formule : Z = (60 / √εr) × ln (4h/d) (Formule simplifiée, où εr est la constante diélectrique du substrat du circuit imprimé, h est l'épaisseur du substrat et d est le diamètre du via) ;
Exemple : pour un substrat FR-4 (εr = 4,4), h = 0,2 mm, d = 0,2 mm, on obtient Z ≈ 52 Ω, ce qui est proche de la valeur cible de 50 Ω. Il est possible d'obtenir une valeur de Z = 50 Ω en ajustant finement l'ouverture (par exemple, d = 0,21 mm).
Stratégie d'optimisation :
| Réglage de l'ouverture | À mesure que l'ouverture augmente, l'impédance diminue (par exemple, lorsque d passe de 0,18 mm à 0,22 mm, Z diminue de 55 Ω à 48 Ω). |
| Changer le substrat | Dans les applications à haute fréquence, utilisez des substrats à faible constante diélectrique (tels que le Rogers RO4350B, εr = 3,48) afin de réduire les variations d'impédance. |
| Ajouter une mise à la terre via | Une piste de masse (espacement de 0,5 mm) est placée à moins de 1 mm autour des vias empilés afin de former un “ anneau de blindage ” et de stabiliser l'impédance (écart ≤ ±2 Ω). |
| Cas | Notre équipe a dans un premier temps conçu l'impédance des vias d'un empilement de circuits imprimés RF 5G présentant une impédance de 58 Ω (objectif : 50 Ω) et une réflectivité du signal de -14 dB (supérieure à la norme). En augmentant le diamètre des vias de 0,18 mm à 0,22 mm et en ajoutant deux vias de mise à la terre autour, l'impédance est tombée à 50,5 Ω et la réflectivité a été optimisée à -22 dB, répondant ainsi aux exigences. |
2. Contrôle des paramètres parasites (réduction des pertes de signal)
Inductance et capacité parasites
| Inductance parasite (L) | La valeur L des vias empilés dépend principalement de la longueur de la paroi du via. Plus cette longueur est courte, plus L est faible (par exemple, L = 2nH pour une profondeur de via de 0,3 mm, L = 4nH pour une profondeur de via de 0,6 mm). La perte des signaux à haute fréquence (> 10 GHz) augmente avec l'augmentation de L. |
| Capacité parasite (C) | La capacité C provient principalement du couplage entre la paroi du trou et la couche de mise à la terre. Plus le diamètre du trou est grand et plus la couche de mise à la terre est proche, plus la capacité C sera importante (par exemple, C = 0,8 pF pour d = 0,2 mm et une distance par rapport à la couche de mise à la terre de 0,1 mm). Une valeur excessive de C ralentira le temps de montée du signal (par exemple, un signal dont le temps de montée est de 100 ps passera à 150 ps si C = 1 pF). |
Stratégie d'optimisation
| réduire la profondeur du trou | Privilégier l'empilement des vias aveugles/enfouies (profondeur des trous : 0,2 à 0,5 mm) et éviter l'empilement des vias traversants (profondeur des trous : 1,6 mm, L = 8 nH) ; |
| Augmenter la distance de mise à la terre | La distance entre le plan de masse et la via est passée de 0,1 mm à 0,2 mm, et C a diminué de 0,8 pF à 0,4 pF ; |
| Vias empilés différentiels | Les signaux différentiels à haute fréquence (tels que l'USB 4.0) utilisent une paire de vias superposés avec adaptation d'impédance différentielle (par exemple 100 Ω) afin de réduire l'influence des paramètres parasites. |
3. Suppression de la diaphonie (scénarios impliquant plusieurs vias)
Sources de diaphonie : couplage électromagnétique entre des vias empilés adjacents. Plus l'espacement est réduit et plus la fréquence du signal est élevée, plus la diaphonie est importante (par exemple, un signal de 25 GHz avec un espacement de 0,5 mm présente une diaphonie de -18 dB).
Stratégie de suppression
| Augmenter l'espacement | Lorsque l'espacement entre les vias empilées est ≥ 2 fois le diamètre de la via (par exemple, un espacement ≥ 0,4 mm correspond à un diamètre de via de 0,2 mm), la diaphonie des signaux à 25 GHz peut être réduite à moins de -25 dB ; |
| Isolation de mise à la terre | En plaçant des vias de mise à la terre (espacées de 0,3 mm) entre des vias empilés adjacents afin de former une “ paroi d'isolation ”, la diaphonie est encore réduite de 5 à 8 dB ; |
| Mise en page par couches | Répartissez les vias empilés destinés aux signaux haute fréquence (tels que les signaux radiofréquence) et aux signaux basse fréquence (tels que les signaux d'alimentation) sur des couches différentes afin de réduire la diaphonie entre les couches. |
Réussir conception axée sur la fiabilité mécanique à garantir un fonctionnement stable à long terme
Les vias empilés doivent résister aux contraintes subies lors de la fabrication du circuit imprimé (laminage, perçage) et lors de son utilisation (cycles thermiques, vibrations). Une fiabilité mécanique insuffisante peut entraîner des “ fissures de placage et un décollement des pastilles ” ; il est donc important de contrôler la résistance structurelle et la résistance aux contraintes.
1. Conception de la résistance structurelle
Renfort du patin :
| Augmenter la taille du tampon | Le diamètre du plot est passé de 0,3 mm à 0,4 mm, la surface de contact entre le plot et le circuit a augmenté de 44% et la résistance à la traction est passée de 5 N à 8 N ; |
| Ajouter une transition en forme de larme | Une conception en forme de goutte (rayon de 0,1 mm) au niveau de la jonction entre le plot et le circuit est utilisée pour éviter la concentration des contraintes (la contrainte est ainsi réduite de 100 MPa à 60 MPa). |
Contrôle de l'épaisseur de la paroi du trou :
| Épaisseur du revêtement du trou | L'épaisseur du revêtement est ≥ 25 μm (norme IPC). Le revêtement plus épais (35 μm) présente une résistance à la flexion supérieure à celle du revêtement plus fin (20 μm). Lors de l'essai de flexion du circuit imprimé (rayon de courbure de 5 mm), le taux de rupture passe de 10% à 2%. |
| Éviter les irrégularités dans l'épaisseur des parois des trous | L'écart d'épaisseur du revêtement sur la paroi de chaque trou est ≤ ± 3 μm. Toute irrégularité entraînera une concentration locale de contraintes et augmentera le taux de fissuration après des cycles de température élevés (-40 à 125 °C). |
2. Conception résistante au stress (s'adaptant aux changements environnementaux)
Adaptabilité aux cycles thermiques :
| Choisissez des matériaux dont le coefficient de dilatation thermique (CTE) est compatible. | La différence entre le CTE du substrat et celui du revêtement autour des vias empilés est ≤ 5 ppm/℃ (par exemple, le CTE du substrat FR-4 est de 13 ppm/℃, celui du revêtement en cuivre est de 17 ppm/℃, soit une différence de 4 ppm/℃), ce qui réduit la fatigue du revêtement due aux cycles thermiques ; |
| Résine comblant les pores | Pour les applications exigeant une fiabilité élevée (électronique automobile, dispositifs médicaux), on injecte de la résine époxy (CTE de 8 ppm/℃) dans les vias empilés afin d'améliorer la résistance aux contraintes thermiques. Après 1 000 cycles thermiques, le taux de fissuration passe de 81 TP3T à 0,51 TP3T. |
Adaptabilité aux vibrations :
| Ajouter une structure de soutien | Des nervures de renfort (de 0,2 mm de large) ont été conçues dans la zone où se trouvaient les vias empilés afin d'améliorer la rigidité locale du circuit imprimé. Après des essais de vibration (10-2 000 Hz, 30 g), le taux de détachement des vias est passé de 51 TP3T à 0,31 TP3T. |
| Évitez la mise en page en bordure | Les vias empilées doivent être situées à au moins 2 mm du bord du circuit imprimé. Les contraintes dues aux vibrations sont 2 à 3 fois plus élevées au niveau des bords qu'au centre, ce qui peut facilement endommager les vias. |
Réussir conception de la compatibilité des procédés garantit une capacité de production en série et un faible coût.
La conception des vias empilés doit être compatible avec les procédés de fabrication des circuits imprimés existants (perçage, galvanoplastie, stratification) afin d'éviter une flambée des coûts ou une baisse des taux de rendement due aux limites de ces procédés.
1. Précision de perçage compatible
Exigences en matière de précision d'alignement :
| Écart par rapport au centre des vias multicouches | Écart du centre des trous traversants multicouches ≤ ±0,01 mm (perceuse de haute précision, telle que la Hitachi SE-8000, précision de positionnement ±0,005 mm) ; |
| Évitez les ouvertures ultra-petites | Diamètre du trou ≥ 0,08 mm (les perceuses classiques peuvent percer des trous d'un diamètre minimal de 0,07 mm, mais le taux de réussite est inférieur à 80%), diamètre du trou ≥ 0,1 mm, taux de réussite ≥ 95% ; |
Optimisation de la séquence de forage :
| commande | Percer d'abord les trous noyés de la couche intermédiaire, puis les trous borgnes de la couche superficielle, et enfin procéder au stratifié (afin d'éviter les écarts d'alignement dus au perçage après stratification). |
| Exemple | Pour les vias empilés sur un circuit imprimé à 8 couches, percer d'abord les vias enterrés L3→L4 et L5→L6, puis percer les vias borgnes L1→L2 et L7→L8 après le laminage, avec un écart d'alignement ≤ ± 0,008 mm. |
2. Compatible avec les procédés de galvanoplastie
Garantie de l'uniformité du revêtement :
| Ouverture et profondeur | Le rapport entre l'ouverture et la profondeur doit être inférieur ou égal à 1:3 (par exemple, une ouverture de 0,2 mm correspond à une profondeur inférieure ou égale à 0,6 mm). Un rapport trop élevé (1:5) entraînera une répartition inégale du courant à l'intérieur de l'ouverture et un écart d'épaisseur de revêtement supérieur à ±5 μm. |
| Galvanoplastie par impulsions | Par rapport à la galvanoplastie en courant continu, la galvanoplastie pulsée (fréquence de 1 000 Hz) permet de réduire l'écart d'épaisseur de la couche de revêtement à l'intérieur du trou de ±6 μm à ±2 μm ; |
Nettoyage préalable :
Lors de la conception, évitez de créer des “ angles morts ” à l'intérieur des trous (tels que des transitions à angle droit dans les trous étagés). Les angles morts ont tendance à retenir les contaminants, ce qui entraîne un taux de défauts de placage supérieur à 10%. Des transitions à angles arrondis (rayon de 0,05 mm) sont obligatoires.
3. Compatible avec le procédé de plastification
Adaptation des paramètres de laminage :
| épaisseur du substrat dans la zone des vias empilés | L'écart d'épaisseur du substrat dans la zone des vias empilés doit être inférieur ou égal à ±5% (par exemple, si l'épaisseur de la couche prévue est de 0,2 mm, l'épaisseur réelle doit être comprise entre 0,19 et 0,21 mm). Un écart trop important entraînera un désalignement des vias après le laminage. |
| Température de laminage | Le gradient de température de laminage doit être inférieur ou égal à 2 °C/min (vitesse de chauffage) afin d'éviter toute hausse soudaine de la température susceptible de provoquer une déformation du substrat et d'affecter l'alignement des vias. |
Compatibilité avec le masque de soudure :
| Ouverture de la couche de résine thermosensible | La taille de l'ouverture du masque de soudure doit être supérieure de 0,05 à 0,1 mm à celle du plot (par exemple, un plot de 0,4 mm correspond à une ouverture de 0,45 à 0,5 mm) afin d'éviter que le masque de soudure ne recouvre le plot, ce qui pourrait nuire à la qualité de la soudure. |
résumé
La conception des vias empilés sur les circuits imprimés nécessite une “ collaboration multidimensionnelle ” : les performances électriques assurent la qualité du signal, la fiabilité mécanique garantit la stabilité à long terme et la compatibilité des procédés permet la production en série. Ces trois aspects sont indispensables, et les paramètres de conception doivent être optimisés de manière dynamique en fonction de scénarios spécifiques (haute fréquence, haute fiabilité, haute densité).
Problèmes courants liés à l'empilement des vias et comment les éviter
Si les vias empilés offrent des avantages considérables, ils posent également des défis qui, s'ils ne sont pas pris en compte, peuvent avoir des répercussions sur votre conception. Voici quelques problèmes courants et leurs solutions :
| Mauvais alignement du forage | Des forets mal alignés peuvent entraîner des connexions déconnectées ou des vias empilés peu résistants. Utilisez des outils de conception avancés dotés de contrôles d'alignement automatiques et collaborez avec des fabricants qui garantissent la précision grâce au perçage au laser. |
| contrainte thermique | Les trous traversants qui traversent plusieurs couches sont exposés à des contraintes de dilatation thermique, pouvant entraîner l'apparition de fissures. Limitez la hauteur des trous traversants et utilisez des matériaux présentant un coefficient de dilatation thermique (CTE) compatible, tant pour les trous traversants que pour le substrat du circuit imprimé. |
| Perte de signal | Les signaux à haute vitesse transmis via des vias empilés peuvent subir des pertes de signal dues à des discontinuités d'impédance. Réduisez au minimum la longueur des vias et utilisez le perçage arrière pour éliminer les tronçons de via inutilisés afin de réduire la réflexion du signal. |
Considérations relatives à la conception de l'empilement des couches d'un circuit imprimé
Vous trouverez ci-dessous une analyse plus détaillée des critères de conception à prendre en compte pour chaque empilement de circuits imprimés :
| nombre d'étages | Le nombre approprié de couches doit être déterminé en fonction de la complexité du circuit et des fonctionnalités requises. Il convient de prendre en compte des facteurs tels que la densité des signaux, la distribution de l'alimentation et l'isolation contre le bruit. |
| Intégrité du signal | La planification de la disposition des couches de signaux est essentielle pour minimiser l'atténuation du signal et préserver une bonne intégrité du signal. Un ordre approprié des couches, le contrôle de l'impédance et la maîtrise des constantes diélectriques sont indispensables pour gérer les problèmes d'intégrité du signal tels que la diaphonie, la réflexion du signal et le déséquilibre d'impédance. |
| Alimentation et plan de masse | Des alimentations électriques dédiées et des plans de masse sont prévus afin d'assurer un réseau de distribution d'énergie stable et à faible impédance. Les plans de masse contribuent à réduire le bruit, à améliorer la qualité du signal et à favoriser la dissipation thermique. |
| Découplage planaire | L'intégration de condensateurs de découplage à proximité des plans d'alimentation et de masse permet de réduire le bruit haute fréquence et de fournir une alimentation propre aux composants sensibles. Le choix et le positionnement adéquats des condensateurs de découplage sont essentiels pour garantir un découplage efficace. |
| Précautions à prendre en cas de forte chaleur | Intégrez des vias thermiques et répartissez les plans thermiques au sein de l'empilement afin de gérer la dissipation thermique. Tenez compte de la chaleur générée par les composants et concevez l'empilement de manière à garantir une gestion thermique adéquate. |
| Précautions relatives aux interférences électromagnétiques (EMI) et à la compatibilité électromagnétique (CEM) | Planifiez l'empilement des couches de manière à minimiser les interférences électromagnétiques (EMI) et à garantir la compatibilité électromagnétique (CEM). Cela implique de disposer soigneusement les couches de signaux et d'alimentation, d'utiliser des couches de blindage si nécessaire et de prévoir des techniques de mise à la terre appropriées. |
| Restrictions en matière de fabrication | Lors de la conception de l'empilement, tenez compte des capacités et des contraintes de fabrication du fabricant de circuits imprimés, telles que la largeur et l'espacement minimaux des pistes, la taille minimale des trous percés et la disponibilité des matériaux. |
| Choix des matériaux | Choisissez le matériau stratifié approprié en fonction des performances électriques et thermiques requises, ainsi que des contraintes budgétaires. Les différents matériaux présentent des constantes diélectriques, des tangentes de perte et des conductivités thermiques variables, qui influent toutes sur les performances globales du circuit imprimé. |
| Tri des couches de signaux | Il est essentiel de déterminer l'ordre des couches de signaux dans une pile afin de minimiser la diaphonie et de garantir un acheminement efficace. Regrouper les couches de signaux à haut débit et les séparer des couches à faible débit peut contribuer à préserver l'intégrité du signal. |
| Impédance contrôlée | La conception d'assemblages à impédance contrôlée pour les signaux critiques à haute vitesse implique de calculer et de contrôler les largeurs de pistes, les épaisseurs diélectriques et les espacements entre couches afin d'obtenir les valeurs d'impédance souhaitées. |
Conforme aux normes IPC relatives aux vias empilés
Les normes IPC « Stacked » fournissent des lignes directrices visant à garantir la qualité et la fiabilité de Fabrication de circuits imprimés. Ces normes, élaborées par l'Association des circuits imprimés (Printed Circuit Association), couvrent tous les aspects de la conception des vias, notamment les dimensions, l'espacement et les procédés de fabrication. Parmi les principales normes IPC relatives aux vias empilés, on peut citer :
| IPC-2221 | Cette norme définit les principes généraux de conception des circuits imprimés, notamment l'espacement des vias et les distances de sécurité. Elle recommande des distances minimales en fonction des niveaux de tension afin d'éviter toute rupture électrique. Par exemple, à 100 V, une distance d'au moins 0,25 mm entre les composants conducteurs est recommandée. |
| IPC-6012 | Cette norme porte sur les caractéristiques techniques et les performances des circuits imprimés rigides. Elle définit les exigences relatives à l'épaisseur et à la qualité du revêtement des vias afin de garantir que les vias empilés puissent résister aux contraintes thermiques et mécaniques. Pour des raisons de fiabilité, une épaisseur minimale de revêtement de 20 à 25 micromètres est généralement requise. |
| IPC-4761 | Le recouvrement doit être réalisé à l'aide de méthodes de protection et de remplissage. Pour les vias empilés, il est recommandé d'utiliser un matériau de remplissage conducteur ou un capuchon afin d'éviter la formation de vides et de renforcer l'intégrité structurelle. |
Le respect de ces normes permet non seulement d'améliorer la fiabilité de la conception, mais aussi de garantir la compatibilité avec la plupart des fabricants. Le non-respect de ces normes peut entraîner des retards de fabrication ou des défaillances des cartes électroniques lors des tests ou en cours de fonctionnement.
En collaboration avec Geyuan Electronics sur un projet de circuit imprimé sur mesure comprenant vias empilées
Un projet de circuit imprimé sur mesure comportant des vias empilés nécessite une collaboration étroite avec votre fabricant de circuits imprimés. Si vous envisagez de mener ce type de projet avec Geyuan Electronics, voici quelques conseils pour garantir le bon déroulement du processus :
| Partagez vos fichiers de conception détaillés | Fournissez-nous des documents de conception clairs et précis, notamment sous forme de cahiers des charges, de détails d'empilement et d'exigences relatives aux matériaux. |
| Discutez des capacités et des modalités dès que possible | Tous les fabricants ne disposent pas du matériel ni de l'expertise nécessaires pour prendre en charge des conceptions complexes de vias empilés, mais l'équipe d'ingénieurs de Geyuan Electronics peut en discuter avec vous au préalable. Par conséquent, veuillez confirmer avec nous les caractéristiques avant de finaliser votre conception, telles que la taille minimale des vias et les contraintes d'empilement. |
| Demander des commentaires sur la conception en vue de la fabricabilité (DFM) | De nombreux fabricants proposent des analyses de « conception pour la fabrication » (DFM) afin d’identifier d’éventuels problèmes de conception, tels que des problèmes d’alignement ou de rapport d’aspect, avant le début de la production. Geyuan Electronics ne fait pas exception. |
| Plan de test | Nous avons conclu un partenariat avec Geyuan Electronics afin de mettre en place des protocoles de test, tels que l'inspection par rayons X pour la détection des vides, afin de garantir la fiabilité des vias empilés. |
Résumer
Les vias empilés constituent une véritable révolution dans le secteur des circuits imprimés à haute densité, permettant la conception d’appareils électroniques plus compacts, plus rapides et plus puissants. Cet article apporte un regard neuf sur les principes fondamentaux de la conception des vias empilés pour les circuits imprimés. Il résume nos stratégies de conception dans le cadre d’applications pratiques, les méthodes d’optimisation collaborative visant à assurer la compatibilité des processus, ainsi que les principaux écueils à éviter. En suivant les bonnes pratiques décrites dans ce guide complet sur les vias empilés, vous pouvez optimiser les schémas de circuits imprimés sur mesure afin d’améliorer leurs performances et leur fabricabilité. Si votre projet nécessite les services d’un fabricant professionnel de circuits imprimés, n’hésitez pas à nous contacter. Nous prenons tout en charge, de l’optimisation de la conception et du prototypage jusqu’à l’assemblage et la production en grande série.