Über Designtechniken im Leiterplattendesign

In Leiterplattenentwurf, ist die Auslegung ein entscheidender Faktor. Sie umfasst die Bohrung, den umgebenden Pad-Bereich und den Isolationsbereich der POWER-Schicht und wird im Allgemeinen in drei Typen unterteilt: Blind-Vias, Buried-Vias und Through-Hole-Vias. Das Ingenieurteam bei Geyuan Electronics, … hat anhand einer Analyse der parasitären Kapazitäten und Induktivitäten in Durchkontaktierungen während des Leiterplatten-Entwurfsprozesses einige wichtige Überlegungen und damit verbundene Entwurfsverfahren für den Entwurf von Leiterplatten-Durchkontaktierungen zusammengefasst. Derzeit findet das Leiterplatten-Design breite Anwendung in Bereichen wie Kommunikation, Computertechnik und Grafikverarbeitung. Bei allen Hightech-Elektronikprodukten mit hoher Wertschöpfung wird bei der Entwicklung auf geringen Stromverbrauch, geringe elektromagnetische Strahlung, hohe Zuverlässigkeit, Miniaturisierung und geringes Gewicht geachtet. Um diese Ziele zu erreichen, ist die Gestaltung der Durchkontaktierungen ein entscheidender Faktor beim Leiterplatten-Design.

Grundlegende Komponenten und technische Spezifikationen von Leiterplatten-Durchkontaktierungen

Durchkontaktierungen sind ein entscheidendes Element beim Entwurf mehrschichtiger Leiterplatten. Eine Durchkontaktierung besteht im Wesentlichen aus drei Teilen: dem Loch selbst, dem umgebenden Pad-Bereich und dem Isolationsbereich zur Stromversorgungsschicht. Beim Herstellungsprozess einer Durchkontaktierung wird eine Metallschicht chemisch auf die zylindrische Oberfläche der Durchkontaktierungswand aufgebracht, um die Kupferfolien in den Zwischenschichten miteinander zu verbinden. Die Ober- und Unterseite der Durchkontaktierung sind wie gewöhnliche Pads geformt, die direkt mit den Leiterbahnen auf der Ober- und Unterseite verbunden oder unverbunden bleiben können. Durchkontaktierungen dienen dazu, elektrische Verbindungen herzustellen und Bauteile zu befestigen oder zu positionieren.

Klassifizierung von Durchkontaktierungen

Vias werden im Allgemeinen in drei Kategorien unterteilt: Sacklöcher, vergrabene Löcher und Durchgangslöcher.

Sackloch	Blind-Durchkontaktierungen befinden sich auf der Ober- und Unterseite von Leiterplatten, weisen eine bestimmte Tiefe auf und dienen dazu, oberflächennahe Schaltkreise mit darunterliegenden inneren Schaltkreisen zu verbinden. Die Tiefe und der Durchmesser der Durchkontaktierung überschreiten in der Regel ein bestimmtes Verhältnis nicht.
Vergrabenes Loch	Vergrabene Durchkontaktierungen sind Verbindungslöcher, die sich auf der inneren Schicht einer Leiterplatte befinden und nicht bis zur Oberfläche der Leiterplatte reichen.
Durchgangsbohrung	Durchkontaktierungen sind Löcher, die die gesamte Leiterplatte durchdringen und zur Herstellung interner Verbindungen oder als Befestigungslöcher für Bauteile dienen können. Da Durchkontaktierungen einfacher herzustellen und kostengünstiger sind, werden sie häufig in Leiterplatten verwendet.

Analyse des Designs von Leiterplatten-Durchkontaktierungen

Sowohl Blind-Vias als auch Buried-Vias befinden sich auf den inneren Schichten einer Leiterplatte. Sie werden vor dem Laminieren im Durchkontaktierungsverfahren hergestellt, wobei sich während des Herstellungsprozesses der Vias mehrere innere Schichten überlappen können. Da Durchgangslöcher einfacher zu realisieren sind und geringere Kosten verursachen, werden sie in der überwiegenden Mehrheit der Leiterplatten anstelle der beiden anderen Durchkontaktierungsarten verwendet. Sofern nicht anders angegeben, gelten die im Folgenden genannten Durchkontaktierungen als Durchgangslöcher.

Aus Sicht des Leiterplattenentwurfs besteht eine Durchkontaktierung im Wesentlichen aus zwei Teilen: dem Bohrloch in der Mitte und dem das Bohrloch umgebenden Pad-Bereich. Die Größe dieser beiden Teile bestimmt die Größe der Durchkontaktierung. Bei der Entwicklung von Leiterplatten mit hoher Geschwindigkeit und hoher Bestückungsdichte bevorzugen Entwickler natürlich stets möglichst kleine Durchkontaktierungen, um mehr Platz für die Leiterbahnführung auf der Platine zu schaffen. Darüber hinaus weisen kleinere Durchkontaktierungen eine geringere parasitäre Kapazität auf, wodurch sie sich besser für Hochgeschwindigkeitsschaltungen eignen. Allerdings führt eine Verkleinerung der Durchkontaktierung auch zu höheren Kosten, und die Größe lässt sich nicht unbegrenzt reduzieren. Sie wird durch Bohr- und Beschichtungsprozesse begrenzt: Kleinere Löcher erfordern längere Bohrzeiten und sind anfälliger für Zentrierungsfehler; und wenn die Lochtiefe das Sechsfache des Bohrdurchmessers überschreitet, kann eine gleichmäßige Kupferbeschichtung an den Lochwänden nicht mehr gewährleistet werden. Beispielsweise beträgt die Dicke (Durchgangslöcher-Tiefe) einer typischen 6-lagigen Leiterplatte etwa 50 mil, sodass Leiterplattenhersteller nur Bohrdurchmesser von mindestens 8 mil anbieten können.

Parasitäre Kapazität von Durchkontaktierungen

Vias weisen selbst eine parasitäre Kapazität zur Masse auf. Wenn der Durchmesser des Vias auf der Masseebene D2, der Durchmesser des Via-Pads D1 und die Dicke der Leiterplatte T beträgt und die Dielektrizitätskonstante des Substrats ε ist, dann beträgt die parasitäre Kapazität der Durchkontaktierung ungefähr: C = 1,41εTD1/(D2-D1). Der Haupteffekt der parasitären Kapazität von Durchkontaktierungen auf die Schaltung besteht darin, die Signalanstiegszeit zu verlängern und die Schaltungsgeschwindigkeit zu verringern. Nehmen wir beispielsweise eine 50-mil dicke Leiterplatte: Wenn eine Durchkontaktierung mit einem Innendurchmesser von 10 mil und einem Pad-Durchmesser von 20 mil verwendet wird und der Abstand zwischen dem Pad und der Massekupferfläche 32 mil beträgt, lässt sich die parasitäre Kapazität der Durchkontaktierung anhand der obigen Formel näherungsweise berechnen: C = 1,41 × 4,4 × 0,050 × 0,020 / (0,032 – 0,020) = 0,517 pF. Die durch diese Kapazität verursachte Änderung der Anstiegszeit beträgt: T10 – 90 = 2,2C(Z0/2) = 2,2 × 0,517 × (55/2) = 31,28 ps. Aus diesen Werten geht hervor, dass der Effekt der durch die parasitäre Kapazität einer einzelnen Durchkontaktierung verursachten verkürzten Anstiegszeit zwar nicht sehr bedeutend ist, Entwickler jedoch dennoch den Einsatz von Durchkontaktierungen, die im Routing mehrfach den Schichtenwechsel ermöglichen, sorgfältig abwägen sollten.

Wie berechnet man die parasitäre Kapazität?

Die Durchkontaktierung selbst weist eine parasitäre Kapazität zur Masse auf. Wenn der Durchmesser des Isolationslochs der Durchkontaktierung auf der Masseebene D2, der Durchmesser des Durchkontaktierungs-Pads D1, die Dicke der Leiterplatte T und die Dielektrizitätskonstante des Substrats ε beträgt, dann beträgt die Größe der parasitären Kapazität der Durchkontaktierung ungefähr:

C = K * ε0 * 3,14 * TD1 / (D2 – D1)

Dabei ist ε₀ die Vakuumdielektrizitätskonstante und K die relative (gegenüber ε₀) Dielektrizitätskonstante der Leiterplatte.

Parasitäre Induktivität von Durchkontaktierungen

Vias weisen sowohl parasitäre Kapazität als auch parasitäre Induktivität auf. Beim Entwurf von digitalen Hochgeschwindigkeitsschaltungen überwiegen die nachteiligen Auswirkungen der parasitären Induktivität von Vias häufig diejenigen der parasitären Kapazität. Ihre parasitäre Serieninduktivität schwächt den Beitrag von Bypass-Kondensatoren ab und verringert dadurch die Filterwirkung des gesamten Stromversorgungssystems. Mit der folgenden Formel lässt sich die ungefähre parasitäre Induktivität eines Vias grob berechnen: L = 5,08h[ln(4h/d) + 1], wobei L die Induktivität des Vias, h die Länge des Vias und d der Durchmesser der zentralen Bohrung ist. Aus der Formel geht hervor, dass der Durchmesser der Durchkontaktierung einen relativ geringen Einfluss auf die Induktivität hat, während die Länge der Durchkontaktierung den größten Einfluss ausübt. Anhand des obigen Beispiels lässt sich die Durchkontaktierungsinduktivität wie folgt berechnen: L = 5,08 × 0,050[ln(4 × 0,050/0,010) + 1] = 1,015 nH. Beträgt die Signalanstiegszeit 1 ns, so ergibt sich die äquivalente Impedanz wie folgt: XL = πL/T10 – 90 = 3,19 Ω. Eine solche Impedanz kann nicht vernachlässigt werden, wenn hochfrequenter Strom durch sie fließt. Besondere Aufmerksamkeit sollte der Tatsache gewidmet werden, dass der Bypass-Kondensator, wenn er an die Stromversorgungs- und die Masseebene angeschlossen ist, zwei Durchkontaktierungen durchlaufen muss, wodurch sich die parasitäre Induktivität der Durchkontaktierungen vervielfacht.

Wie berechnet man die parasitäre Induktivität?

Ebenso weisen Durchkontaktierungen sowohl parasitäre Kapazität als auch parasitäre Induktivität auf. Beim Entwurf von digitalen Hochgeschwindigkeitsschaltungen überwiegen die nachteiligen Auswirkungen der parasitären Induktivität von Durchkontaktierungen oft die Auswirkungen der parasitären Kapazität. Ihre parasitäre Serieninduktivität schwächt den Beitrag von Bypass-Kondensatoren ab und verringert somit die Filterwirkung des gesamten Stromversorgungssystems.

Die parasitäre Induktivität einer Durchkontaktierung lässt sich mit der folgenden Formel leicht berechnen:

L = 5,08 h [ln(4 h/d) + 1]

L bezeichnet die Induktivität der Durchkontaktierung.

h ist die Länge der Durchkontaktierung.

d ist der Durchmesser des zentralen Bohrlochs.

Wie aus der Formel ersichtlich ist, hat der Durchmesser der Durchkontaktierung einen relativ geringen Einfluss auf die Induktivität, während die Länge der Durchkontaktierung den größten Einfluss auf die Induktivität hat. Die parasitäre Kapazität der Durchkontaktierung wirkt sich vor allem dadurch auf die Schaltung aus, dass sie die Anstiegszeit des Signals verlängert und die Schaltungsgeschwindigkeit verringert.

Design von Durchkontaktierungen auf Leiterplatten Techniken

Aus der obigen Analyse der parasitären Eigenschaften von Durchkontaktierungen geht hervor, dass scheinbar einfache Durchkontaktierungen beim Leiterplattenentwurf oft erhebliche negative Auswirkungen auf das Schaltungsdesign haben können. Um die nachteiligen Auswirkungen parasitärer Effekte von Durchkontaktierungen zu verringern, sollten beim Entwurfsprozess folgende Punkte berücksichtigt werden:

(1) Wählen Sie eine angemessene Durchkontaktierungsgröße. Bei mehrschichtigen Leiterplattenentwürfen mit normaler Bestückungsdichte werden Durchkontaktierungen von 0,25 mm/0,51 mm/0,91 mm (Bohrloch/Kontaktfläche/POWER-Isolationsbereich) bevorzugt; bei einigen Leiterplatten mit hoher Dichte können auch Durchkontaktierungen mit den Maßen 0,20 mm/0,46 mm/0,86 mm verwendet oder nicht durchgehende Durchkontaktierungen ausprobiert werden; für Stromversorgungs- oder Erdungsdurchkontaktierungen können größere Abmessungen in Betracht gezogen werden, um die Impedanz zu verringern;

(2) Je größer der POWER-Isolationsbereich ist, desto besser. Unter Berücksichtigung der Via-Dichte auf der Leiterplatte gilt im Allgemeinen: D1 = D2 + 0,41 mm.

(3) Die Leiterbahnen auf der Leiterplatte sollten möglichst nicht zwischen verschiedenen Schichten wechseln, d. h., die Anzahl der Durchkontaktierungen sollte so gering wie möglich gehalten werden;

(4) Durch die Verwendung einer dünneren Leiterplatte lassen sich die beiden parasitären Parameter von Durchkontaktierungen reduzieren;

(5) Die Stromversorgungs- und Massepins sollten über Durchkontaktierungen so nah wie möglich miteinander verbunden werden, und die Leitungen zwischen den Durchkontaktierungen und den Pins sollten so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Stromversorgungs- und Masseleitungen so dick wie möglich sein, um die Impedanz zu verringern;

(6) Platzieren Sie einige Erdungs-Vias in der Nähe der Vias für den Wechsel der Signalschicht, um kurze Schleifen für die Signale zu schaffen. Natürlich müssen spezifische Probleme während des Entwurfsprozesses von Fall zu Fall analysiert werden. Unter Berücksichtigung sowohl der Kosten als auch der Signalqualität streben Entwickler beim Design von Hochgeschwindigkeits-Leiterplatten stets danach, die Durchkontaktierungen so klein wie möglich zu halten, damit mehr Platz für die Verdrahtung auf der Platine verbleibt. Je kleiner die Durchkontaktierung, desto geringer ist zudem ihre parasitäre Kapazität, was für Hochgeschwindigkeitsschaltungen besser geeignet ist. Beim Design von Leiterplatten mit hoher Packungsdichte haben der Einsatz von Vias ohne Durchbohrung und die Verkleinerung der Via-Größe zu einem Kostenanstieg geführt. Zudem lässt sich die Größe von Vias nicht unbegrenzt reduzieren. Sie wird durch die Bohr- und Galvanisierungsprozesse von Leiterplattenhersteller. Beim Design der Durchkontaktierungen von Hochgeschwindigkeits-Leiterplatten sollte auf Ausgewogenheit geachtet werden.

Über die Auswahl bei Standard-Leiterplatten

Im allgemeinen Leiterplatten-Design haben die parasitären Kapazitäten und Induktivitäten von Durchkontaktierungen einen relativ geringen Einfluss auf das Design. Bei 1- bis 4-lagigen Leiterplatten werden in der Regel Durchkontaktierungen mit den Abmessungen 0,36 mm/0,61 mm/1,02 mm (Bohrlöcher/Pads/POWER-Isolationsbereiche) bevorzugt. Für einige Signalleitungen mit besonderen Anforderungen (wie z. B. Stromleitungen, Masseleitungen, Taktleitungen usw.) können Durchkontaktierungen mit 0,41 mm, 0,81 mm oder 1,32 mm verwendet werden, oder es können je nach der konkreten Situation andere Durchkontaktierungsgrößen gewählt werden.

Technologie ohne Durchkontaktierungen beim Design von Durchkontaktierungen auf Leiterplatten

Zu den nicht-durchgehenden Durchkontaktierungen zählen Blind- und vergrabene Durchkontaktierungen. Der Einsatz von Blind- und vergrabenen Durchkontaktierungen im Rahmen der Technologie der nicht-durchgehenden Durchkontaktierungen kann die Größe und das Gewicht von Leiterplatten erheblich reduzieren, die Anzahl der Schichten verringern, die elektromagnetische Verträglichkeit verbessern, die Funktionen elektronischer Produkte optimieren, Kosten senken und zudem den Entwurfsprozess vereinfachen und beschleunigen.

Beim herkömmlichen Leiterplatten-Design und in der Fertigung verursachen Durchkontaktierungen zahlreiche Probleme. Erstens nehmen sie einen erheblichen Teil der nutzbaren Fläche ein. Zweitens stellen eine große Anzahl dicht beieinander liegender Durchkontaktierungen erhebliche Hindernisse für die Leiterverlegung in mehrschichtigen Leiterplatten dar. Diese Durchkontaktierungen beanspruchen den für die Leiterbahnführung benötigten Platz, und ihr dichtes Durchdringen der Oberflächen von Stromversorgungs- und Masseebenen kann deren Impedanzeigenschaften stören und möglicherweise zu Ausfällen führen. Darüber hinaus ist das herkömmliche mechanische Bohren 20-mal arbeitsintensiver als der Einsatz von Techniken ohne Durchkontaktierungen.

Im Leiterplatten-Design haben sich die Abmessungen von Pads und Durchkontaktierungen zwar schrittweise verringert; wenn jedoch die Schichtdicke der Leiterplatte nicht proportional dazu abnimmt, steigt das Seitenverhältnis der Durchkontaktierungen, was die Zuverlässigkeit beeinträchtigt. Mit der Weiterentwicklung fortschrittlicher Laserbohr- und Plasma-Trockenätztechnologien ist der Einsatz kleiner, nicht durchgehender Blind-Vias und kleiner vergrabener Vias möglich geworden. Beträgt der Durchmesser dieser nicht durchgehenden Durchkontaktierungen 0,3 mm, so betragen die daraus resultierenden parasitären Parameter etwa ein Zehntel derjenigen herkömmlicher Durchkontaktierungen, was die Zuverlässigkeit der Leiterplatte verbessert. Durch den Einsatz der Technologie nicht durchgehender Durchkontaktierungen gibt es weniger große Durchkontaktierungen auf der Leiterplatte, wodurch mehr Platz für Leiterbahnen geschaffen wird.

Der verbleibende Platz kann für großflächige Abschirmungen genutzt werden, um die EMI/RFI-Leistung zu verbessern. Gleichzeitig kann weiterer verbleibender Platz für die teilweise Abschirmung von Bauteilen und kritischen Leitungen in den inneren Schichten genutzt werden, wodurch eine optimale elektrische Leistung gewährleistet wird. Die Verwendung von Nicht-Durchkontaktierungen erleichtert das Fan-Out der Bauteilanschlüsse, was das Verlegen von Bauteilen mit hoher Pin-Dichte (wie z. B. BGA-verpackte Bauteile) vereinfacht, die Verbindungslängen verkürzt und die Timing-Anforderungen von Hochgeschwindigkeitsschaltungen erfüllt.

Was ist der Unterschied zwischen Durchkontaktierungen auf einer Leiterplatte und Bauteilbohrungen?

Beim Leiterplattenentwurf gibt es einen Unterschied zwischen Durchkontaktierungen und Bauteilbohrungen, und diese Begriffe sollten niemals synonym verwendet werden.

Vias dienen im Allgemeinen dazu, die Leitfähigkeit zwischen zwei Seiten zu gewährleisten, und das herkömmliche Verfahren besteht darin, eine Ölbeschichtung aufzutragen.

Bauteilbohrungen werden in der Regel als Einsteckbohrungen für das Einstecklöten ausgelegt.

Wenn Durchkontaktierungen und Bauteilbohrungen synonym verwendet werden, werden bei der Auswahl der Durchkontaktierungs-Abdecktinte die Durchgangslöcher mit Tinte abgedeckt oder blockiert, wodurch eine effektive Kontrolle der Größe unmöglich wird. Eine weitere Situation ist, dass Bauteilbohrungen fälschlicherweise als Durchkontaktierungen verwendet werden. In diesem Fall kann die Software beim automatischen Schließen des Durchkontaktierungsfensters die Durchkontaktierung nicht effektiv identifizieren, was dazu führt, dass Durchkontaktierungen, die mit Abdeckfarbe versehen werden müssen, nicht abgedeckt werden.

Warum sollten Sie sich bei der Fertigung Ihrer Leiterplattenprodukte in Großserie für Geyuan Electronics entscheiden?

Geyuan Electronics ist eine KI-gestützte Plattform für intelligente Fertigungsinfrastruktur aus einer Hand für Elektronikprodukte. Durch die Integration von industrieller Software und Ingenieur-Ökosystemen, Originalausrüster (OEM) Lieferketten-Ökosysteme und flexible Fertigungsökosysteme – wir haben ein geschlossenes Ökosystem für die Fertigung elektronischer Produkte und die Lieferkette aufgebaut, mit dem Ziel, Hardware-Innovationen zu vereinfachen. Seit 2024 entwickeln wir die “Geyuan-Lösung”, die sich durch herausragende Fähigkeiten im Bereich des IoT-Lösungsdesigns auszeichnet; KI-Agenten und Tools zur elektronischen Entwurfsautomatisierung; fortschrittliche interne Tools zur Analyse der Herstellbarkeit; ein One-Stop-Service-System für die Beschaffung elektronischer Bauteile; ein hochzuverlässiges Forschungs- und Entwicklungs- sowie intelligentes Fertigungssystem für mehrschichtige Leiterplatten; SMT-Bestückung; PCBA; sowie Komplettlösungen für die Forschung und Entwicklung sowie die Auftragsfertigung elektronischer Produkte. Wir bieten unseren Kunden eine intelligente Komplettlösung aus einer Hand, die Design, Produktion, Beschaffung und Lieferung miteinander verbindet. Damit gestalten wir das fragmentierte und von Informationsasymmetrie geprägte Modell der traditionellen Elektronikfertigung neu, verbessern die Effizienz der gesamten Kette vom Entwurf bis zur Serienfertigung und schaffen Mehrwert für die kreativen Ideen unserer Nutzer.

Zusammenfassen

Dieser Artikel fasst nicht nur die vom Ingenieurteam von Geyuan Electronics zusammengestellten Techniken zum Design von Leiterplatten-Vias zusammen, sondern behandelt auch grundlegende Informationen zu Vias sowie aktuelle fortschrittliche Technologien für Leiterplatten-Vias. Die Befolgung dieser Regeln und Designtechniken kann die Signalintegrität, die Effizienz des Wärmemanagements und die Erstausbeute erheblich verbessern. Es ist unerlässlich, in den späteren Phasen des Designprozesses eine DRC (Design Rule Check) durchzuführen und das Design gemäß den Prozessspezifikationen des Leiterplattenherstellers zu optimieren. Wenn Sie derzeit auf der Suche nach einem professionellen Leiterplattenhersteller für die Serienfertigung Ihrer Leiterplattenprodukte sind, wenden Sie sich bitte an Kontaktieren Sie uns um Hilfe.