Ein umfassender Leitfaden zu Entwurf von gestapelten Durchkontaktierungen auf Leiterplatten Strategien und Methoden zur kollaborativen Optimierung der Prozesskompatibilität

Wenn Sie nach einem kooperativen Ansatz zur Optimierung suchen, Leiterplattenentwurf und die Prozesskompatibilität bei der Verwendung von gestapelten Durchkontaktierungen suchen, sind Sie hier genau richtig. Gestapelte Durchkontaktierungen sind Schlüsselkomponenten in HDI-Leiterplatten (High-Density Interconnect) und ermöglichen effiziente Schichtübergänge in kompakten Designs. Doch wie stellen Sie sicher, dass sie korrekt implementiert werden? Und wie lässt sich dieser Prozess gemeinsam weiter optimieren? Dieser Leitfaden befasst sich eingehend mit den Designregeln für gestapelte Durchkontaktierungen, praktischen Designherausforderungen und deren Lösungen sowie der Stapelung von Durchkontaktierungen gemäß IPC-Standards, um Ihnen den sicheren Umgang damit zu erleichtern.

Was sind gestapelte Durchkontaktierungen?

Gestapelte Durchkontaktierungen sind vertikale Verbindungen, die direkt übereinander angeordnet sind, um mehrere Schichten in einer Leiterplatte (PCB). Im Gegensatz zu versetzt angeordneten, verschachtelten Durchkontaktierungen sparen gestapelte Durchkontaktierungen Platz und eignen sich daher ideal für HDI-Designs mit begrenztem Platzangebot. Die Bedeutung gestapelter Durchkontaktierungen liegt in ihrer Fähigkeit, Hochgeschwindigkeitssignale und dichte Layouts zu unterstützen. Ein unsachgemäßes Design kann jedoch zu Problemen wie Signaldämpfung, Fertigungsfehlern oder strukturellen Mängeln führen. Aus diesem Grund ist das Verständnis der Regeln und bewährten Verfahren beim Design gestapelter Durchkontaktierungen für jeden Leiterplattenentwickler, der zuverlässige und effiziente Leiterplatten anstrebt, von entscheidender Bedeutung. In aktuellen Marktanwendungen werden Leiterplatten mit diesem Design typischerweise in komplexen elektronischen Produkten wie Smartphones, Tablets und hochentwickelten medizinischen Geräten eingesetzt.

Warum ist der PCB-Aufbau notwendig?

Die Entwicklung von Leiterplatten-Schichtaufbauten ist für die Konstruktion hocheffizienter Leiterplatten von entscheidender Bedeutung. Solche Schichtaufbau-Konstruktionen bieten zahlreiche Vorteile. Erstens ermöglichen sie mehrschichtige Leiterplatte Strukturen, die die Energieverteilung verbessern, elektromagnetische Störungen (EMI) verhindern, Übersprechen begrenzen und die Hochgeschwindigkeits-Signalübertragung unterstützen. Daher besteht der Hauptzweck dieses Schichtaufbaus darin, mehrere elektronische Schaltungen über mehrere Schichten hinweg auf einer einzigen Leiterplatte unterzubringen. Darüber hinaus bietet der Leiterplatten-Schichtaufbau weitere wesentliche Vorteile. Dazu gehören die Minimierung der Anfälligkeit der Leiterplatte gegenüber externen Störungen sowie die Reduzierung von Übersprechen und Impedanzproblemen in Hochgeschwindigkeitssystemen. Ein gutes Leiterplatten-Stapelkonzept kann zudem dazu beitragen, die endgültigen Produktionskosten zu senken. Durch die Maximierung der Effizienz und die Verbesserung der elektromagnetischen Verträglichkeit während des gesamten Projekts lassen sich mit Leiterplatten-Stapelkonzepten effektiv Zeit und Geld sparen.

Leitlinien zum Thema „Via-Design bei der Leiterplattenstapelung“ Strategien sowie Methoden zur Optimierung der Prozesskompatibilität in realen Projekten.

Im Folgenden finden Sie eine Zusammenfassung der Strategien für das Design von gestapelten Durchkontaktierungen auf Leiterplatten sowie der damit verbundenen Methoden zur Optimierung der Prozesskompatibilität, die vom Ingenieurteam von Geyuan Electronics auf der Grundlage langjähriger praktischer Projekterfahrung zusammengestellt wurde. Beim Design von gestapelten Durchkontaktierungen auf Leiterplatten geht es nicht einfach nur darum, “mehrere Schichten von Durchkontaktierungen auszurichten”; vielmehr müssen drei wesentliche Aspekte berücksichtigt werden: elektrische Leistung (Signalintegrität, Impedanzanpassung), mechanische Zuverlässigkeit (Belastbarkeit, Spannungsbeständigkeit) und Prozesskompatibilität (Bohrgenauigkeit, Beschichtbarkeit). Eine Abweichung bei der Impedanzanpassung von 5 Ω kann dazu führen, dass sich die Reflexion von Hochfrequenzsignalen von -20 dB auf -15 dB verschlechtert; eine Ausrichtungsgenauigkeit von mehr als ±0,01 mm kann die Ausfallrate beim Galvanisieren von 11 TP3T auf 81 TP3T erhöhen; und Prozessinkompatibilität kann zu Chargenausschuss führen (Ausbeute <70%). Heute analysieren wir nicht nur die zentralen Konstruktionsprinzipien von gestapelten Durchkontaktierungen auf Leiterplatten, sondern kombinieren auch spezifische Parameter und Fallstudien, auf die unser Team in tatsächlichen Projekten gestoßen ist, um Ihnen dabei zu helfen, “leistungsstarke, hochzuverlässige und serienreife” Designs für gestapelte Durchkontaktierungen zu erzielen.

Prioritäten setzen elektrische Leistung und die Signalintegrität und die Impedanzanpassung sicherstellen.

Als “Kanal” für die Signalübertragung zwischen den Schichten bestimmt die elektrische Leistung der gestapelten Durchkontaktierungen unmittelbar die Gesamtsignalqualität der Leiterplatte, weshalb Impedanz, parasitäre Parameter und Signalübersprechen sorgfältig kontrolliert werden müssen.

1. Entwurf zur Impedanzanpassung (Grundprinzip)

Impedanzziel: Die Impedanz der gestapelten Durchkontaktierungen muss mit der Impedanz der angeschlossenen Leitungen übereinstimmen (z. B. entspricht eine 50-Ω-HF-Leitung einer 50-Ω-gestapelten Durchkontaktierung), um Signalreflexionen aufgrund abrupter Impedanzänderungen zu vermeiden;

Verfahren zur Berechnung der Impedanz:

Formel: Z = (60 / √εr) × ln (4h/d) (vereinfachte Formel, wobei εr die Dielektrizitätskonstante des Leiterplattensubstrats, h die Substratdicke und d der Durchkontaktierungsdurchmesser ist);

Beispiel: Für ein FR-4-Substrat (εr = 4,4), h = 0,2 mm, d = 0,2 mm ergibt sich ein berechneter Wert von Z ≈ 52 Ω, was nahe am Zielwert von 50 Ω liegt. Z = 50 Ω lässt sich durch Feinabstimmung der Öffnung (z. B. d = 0,21 mm) erreichen.

Optimierungsstrategie:

Einstellen der Blende	Mit zunehmender Öffnung nimmt die Impedanz ab (wenn beispielsweise d von 0,18 mm auf 0,22 mm zunimmt, sinkt Z von 55 Ω auf 48 Ω).
Substrat wechseln	Verwenden Sie bei Hochfrequenzanwendungen Substrate mit niedrigen Dielektrizitätskonstanten (z. B. Rogers RO4350B, εr = 3,48), um Impedanzabweichungen zu reduzieren.
Erdung über	Im Umkreis von 1 mm um die gestapelten Durchkontaktierungen wird eine Erdung über Durchkontaktierungen (mit einem Abstand von 0,5 mm) angebracht, um einen “Abschirmring” zu bilden und die Impedanz zu stabilisieren (Abweichung ≤ ±2 Ω).
Fall	Unser Team hat zunächst die Via-Impedanz eines 5G-HF-Leiterplattenaufbaus mit einer Impedanz von 58 Ω (Zielwert 50 Ω) und einer Signalreflektivität von -14 dB (über dem Standard) ausgelegt. Durch die Vergrößerung des Via-Durchmessers von 0,18 mm auf 0,22 mm und das Hinzufügen von zwei Erdungs-Vias um das Via herum sank die Impedanz auf 50,5 Ω und die Reflexion wurde auf -22 dB optimiert, wodurch die Anforderungen erfüllt wurden.

2. Regelung der parasitären Parameter (Reduzierung des Signalverlusts)

Parasitäre Induktivität und Kapazität

Parasitäre Induktivität (L)

Der L-Wert von gestapelten Durchkontaktierungen hängt hauptsächlich von der Länge der Durchkontaktierungswand ab. Je kürzer die Länge, desto kleiner ist L (z. B. L = 2nH bei einer Durchkontaktierungstiefe von 0,3 mm, L = 4nH bei einer Durchkontaktierungstiefe von 0,6 mm). Der Verlust von Hochfrequenzsignalen (>10 GHz) nimmt mit steigendem L-Wert zu.

Parasitäre Kapazität (C)

C resultiert hauptsächlich aus der Kopplung zwischen der Lochwand und der Erdungsschicht. Je größer der Lochdurchmesser und je näher die Erdungsschicht liegt, desto größer ist C (z. B. C = 0,8 pF bei d = 0,2 mm und einem Abstand zur Erdungsschicht von 0,1 mm). Ein zu hoher Wert von C führt zu einer Verlängerung der Signalanstiegszeit (z. B. verlängert sich die Anstiegszeit eines Signals von 100 ps auf 150 ps bei C = 1 pF).

Optimierungsstrategie

Loch-Tiefe verkürzen	Blind- und vergrabene Durchkontaktierungen durch Stapelung priorisieren (Loch-Tiefe 0,2–0,5 mm) und die Stapelung von Durchkontaktierungen vermeiden (Loch-Tiefe 1,6 mm, L = 8 nH);
Erhöhen Sie den Erdungsabstand	Der Abstand zwischen der Massefläche und der Durchkontaktierung stieg von 0,1 mm auf 0,2 mm, und C sank von 0,8 pF auf 0,4 pF;
Differenzielle gestapelte Durchkontaktierungen	Hochfrequente Differenzsignale (wie z. B. USB 4.0) nutzen ein Paar übereinanderliegender Durchkontaktierungen mit differenziellem Impedanzabgleich (z. B. 100 Ω), um den Einfluss parasitärer Parameter zu verringern.

3. Unterdrückung von Signalübersprechen (Szenarien mit mehreren Durchkontaktierungen)

Ursachen für Übersprechen: Elektromagnetische Kopplung zwischen benachbarten, übereinanderliegenden Durchkontaktierungen. Je geringer der Abstand und je höher die Signalfrequenz, desto stärker ist das Übersprechen (z. B. weist ein 25-GHz-Signal bei einem Abstand von 0,5 mm ein Übersprechen von -18 dB auf).

Unterdrückungsstrategie

Abstand vergrößern	Wenn der Abstand zwischen übereinanderliegenden Durchkontaktierungen mindestens das Zweifache des Durchkontaktierungsdurchmessers beträgt (z. B. entspricht ein Abstand von ≥ 0,4 mm einem Durchkontaktierungsdurchmesser von 0,2 mm), kann das Übersprechen von 25-GHz-Signalen auf unter -25 dB reduziert werden;
Erdungsisolierung	Durch das Einfügen von Erdungs-Vias (Abstand 0,3 mm) zwischen benachbarten gestapelten Vias zur Bildung einer “Isolationswand” wird das Übersprechen um weitere 5–8 dB reduziert;
Mehrschichtiges Layout	Verteilen Sie gestapelte Durchkontaktierungen für Hochfrequenzsignale (z. B. Hochfrequenz) und Niederfrequenzsignale (z. B. Strom) auf verschiedene Schichten, um das schichtübergreifende Übersprechen zu reduzieren.

Erreichen Konstruktion im Hinblick auf mechanische Zuverlässigkeit zu einen langfristig stabilen Betrieb gewährleisten

Gestapelte Durchkontaktierungen müssen den Belastungen während der Leiterplattenherstellung (Laminierung, Bohren) und im Einsatz (Temperaturwechsel, Vibrationen) standhalten. Eine unzureichende mechanische Zuverlässigkeit kann zu “Rissen in der Beschichtung und zum Ablösen der Kontaktflächen” führen; daher ist es wichtig, die strukturelle Festigkeit und die Belastbarkeit zu kontrollieren.

1. Bemessung der Tragfähigkeit

Verstärkung des Polsters:

Pad-Größe vergrößern	Der Durchmesser des Pads stieg von 0,3 mm auf 0,4 mm, die Verbindungsfläche zwischen dem Pad und der Leiterbahn vergrößerte sich um 44%, und die Zugfestigkeit stieg von 5 N auf 8 N;
Tränenförmigen Übergang hinzufügen	An der Verbindungsstelle zwischen dem Kontaktpad und der Leiterplatte wird ein Tropfenprofil (Radius 0,1 mm) verwendet, um Spannungskonzentrationen zu vermeiden (die Spannung wird von 100 MPa auf 60 MPa reduziert).

Regelung der Wandstärke von Bohrungen:

Schichtdicke der Bohrung	Die Schichtdicke beträgt ≥ 25 μm (IPC-Standard). Die dickere Beschichtung (35 μm) weist eine um 50% höhere Biegefestigkeit auf als die dünnere Beschichtung (20 μm). Im PCB-Biegetest (Biegeradius 5 mm) sinkt die Bruchrate von 10% auf 2%.
Ungleichmäßige Wandstärken der Bohrungen vermeiden	Die Dicke der Beschichtung an den Wänden der einzelnen Löcher weicht um ≤±3 μm ab. Unebenheiten führen zu lokalen Spannungskonzentrationen und erhöhen die Rissbildung nach Temperaturwechselbeanspruchung im Bereich von -40 bis 125 °C.

2. Belastbares Design (Anpassung an Umweltveränderungen)

Anpassungsfähigkeit an Temperaturwechsel:

Wählen Sie Werkstoffe mit einem passenden Wärmeausdehnungskoeffizienten (CTE).	Die Differenz zwischen dem Wärmeausdehnungskoeffizienten (CTE) des Substrats und dem der Beschichtung im Bereich der gestapelten Durchkontaktierungen beträgt ≤ 5 ppm/℃ (z. B. beträgt der CTE eines FR-4-Substrats 13 ppm/℃, der der Kupferbeschichtung 17 ppm/℃, die Differenz beträgt 4 ppm/℃), wodurch die durch Temperaturwechsel verursachte Ermüdung der Beschichtung verringert wird;
Die Poren mit Harz ausfüllen	Für Anwendungen mit hohen Zuverlässigkeitsanforderungen (Automobilelektronik, medizinische Geräte) werden die gestapelten Durchkontaktierungen mit Epoxidharz (CTE 8 ppm/℃) verfüllt, um die Beständigkeit gegen Temperaturbelastungen zu verbessern. Nach 1.000 Temperaturzyklen sinkt die Rissbildungsrate von 81 TP3T auf 0,51 TP3T.

Vibrationsanpassungsfähigkeit:

Stützkonstruktion hinzufügen	Im Bereich der gestapelten Durchkontaktierungen wurden Verstärkungsrippen (0,2 mm breit) vorgesehen, um die lokale Steifigkeit der Leiterplatte zu verbessern. Nach der Schwingungsprüfung (10–2000 Hz, 30 g) sank die Durchkontaktierungsablösungsrate von 51 TP3T auf 0,31 TP3T.
Randausrichtung vermeiden	Gestapelte Durchkontaktierungen sollten mindestens 2 mm vom Rand der Leiterplatte entfernt sein. Die Vibrationsbelastung im Randbereich ist zwei- bis dreimal so hoch wie im mittleren Bereich, was leicht zu einer Beschädigung der Durchkontaktierungen führen kann.

Erreichen Prozesskompatibilitätskonzeption stellt sicher, dass Massenproduktionsfähigkeit und niedrige Kosten.

Die Designs für gestapelte Durchkontaktierungen müssen mit den bestehenden Leiterplattenfertigungsprozessen (Bohren, Galvanisieren, Laminieren) kompatibel sein, um aufgrund von Prozessbeschränkungen stark steigende Kosten oder sinkende Ausbeuten zu vermeiden.

1. Kompatibel mit der Bohrgenauigkeit

Anforderungen an die Ausrichtungsgenauigkeit:

Abweichung der Mitte bei mehrschichtigen Durchkontaktierungen	Abweichung der Mitte bei mehrschichtigen Durchgangsbohrungen ≤ ±0,01 mm (hochpräzise Bohrmaschine, z. B. Hitachi SE-8000, Positioniergenauigkeit ±0,005 mm);
Vermeiden Sie extrem kleine Blendenöffnungen	Lochdurchmesser ≥ 0,08 mm (herkömmliche Bohrmaschinen können zwar Löcher mit einem Durchmesser von bis zu 0,07 mm bohren, die Erfolgsquote liegt jedoch bei < 80%), Lochdurchmesser ≥ 0,1 mm, Erfolgsquote ≥ 95%;

Optimierung der Bohrreihenfolge:

Bestellung	Zuerst werden die versenkten Löcher in der Zwischenschicht gebohrt, dann die Sacklöcher in der Oberflächenschicht und schließlich erfolgt die Laminierung (um Ausrichtungsabweichungen zu vermeiden, die durch das Bohren nach der Laminierung entstehen könnten).
Beispiel	Bei 8-lagigen Leiterplatten mit gestapelten Durchkontaktierungen sind zunächst die vergrabenen Durchkontaktierungen L3→L4 und L5→L6 zu bohren; anschließend sind nach dem Laminieren die Blinddurchkontaktierungen L1→L2 und L7→L8 zu bohren, wobei die Ausrichtungsabweichung ≤±0,008 mm betragen darf.

2. Mit Galvanisierungsverfahren kompatibel

Sicherstellung der Gleichmäßigkeit der Beschichtung:

Blende und Schärfentiefe	Das Verhältnis von Öffnung zu Tiefe sollte ≤ 1:3 betragen (z. B. entspricht eine Öffnung von 0,2 mm einer Tiefe von ≤ 0,6 mm). Ein zu großes Verhältnis (1:5) führt zu einer ungleichmäßigen Stromverteilung innerhalb der Öffnung und einer Abweichung der Schichtdicke von > ± 5 μm.
Impulsgalvanisierung	Im Vergleich zur Gleichstromgalvanisierung kann die Pulsgalvanisierung (Frequenz 1000 Hz) die Dickeabweichung der Beschichtung im Inneren der Bohrung von ±6 μm auf ±2 μm reduzieren;

Reinigung vor der Behandlung:

Vermeiden Sie bei der Konstruktion “tote Ecken” innerhalb der Bohrungen (z. B. rechtwinklige Übergänge bei abgestuften Bohrungen). In toten Ecken sammeln sich leicht Verunreinigungen an, was zu einer Beschichtungsausfallrate von über 10% führt. Abgerundete Eckenübergänge (Radius 0,05 mm) sind erforderlich.

3. Mit dem Laminierverfahren kompatibel

Anpassung der Laminierungsparameter:

Substratdicke im Bereich der gestapelten Durchkontaktierungen	Die Abweichung der Substratdicke im Bereich der gestapelten Durchkontaktierungen sollte ≤±5% betragen (z. B. bei einer vorgesehenen Schichtdicke von 0,2 mm liegt die tatsächliche Dicke zwischen 0,19 und 0,21 mm). Eine zu große Abweichung führt nach dem Laminieren zu einer Fehlausrichtung der Durchkontaktierungen.
Laminiertemperatur	Der Temperaturgradient beim Laminieren sollte ≤ 2 °C/min (Heizrate) betragen, um einen plötzlichen Temperaturanstieg zu vermeiden, der zu einer Verformung des Substrats führen und die Ausrichtung der Durchkontaktierungen beeinträchtigen könnte.

Kompatibilität mit der Lötmaske:

Freilegung der Lötstopplackschicht

Die Öffnungsgröße der Lötmaske sollte 0,05–0,1 mm größer sein als das Pad (z. B. entspricht ein 0,4-mm-Pad einer Öffnung von 0,45–0,5 mm), um zu vermeiden, dass die Lötmaske das Pad bedeckt, was zu einer schlechten Lötverbindung führen könnte.

Zusammenfassung

Das Design von gestapelten Durchkontaktierungen auf Leiterplatten erfordert eine “mehrdimensionale Zusammenarbeit”: Die elektrische Leistungsfähigkeit gewährleistet die Signalqualität, die mechanische Zuverlässigkeit garantiert die langfristige Stabilität und die Prozesskompatibilität ermöglicht die Massenproduktion. Alle drei Aspekte sind unverzichtbar, und die Designparameter müssen je nach spezifischem Anwendungsfall (hohe Frequenz, hohe Zuverlässigkeit, hohe Dichte) dynamisch optimiert werden.

Häufige Herausforderungen beim Stapeln von Durchkontaktierungen und wie man sie vermeidet

Gestapelte Durchkontaktierungen bieten zwar erhebliche Vorteile, bringen jedoch auch Herausforderungen mit sich, die sich auf Ihr Design auswirken können, wenn sie nicht berücksichtigt werden. Hier sind einige häufige Probleme und deren Lösungen:

Fehlausrichtung beim Bohren	Falsch ausgerichtete Bohrer können zu unterbrochenen Verbindungen oder schwachen gestapelten Durchkontaktierungen führen. Verwenden Sie fortschrittliche Konstruktionswerkzeuge mit automatischen Ausrichtungsprüfungen und arbeiten Sie mit Herstellern zusammen, die durch Laserbohren hohe Präzision erzielen.
thermische Belastung	Durchkontaktierungen, die sich über mehrere Schichten erstrecken, sind anfällig für thermische Ausdehnungsspannungen, die zu Rissen führen können. Begrenzen Sie die Höhe der Durchkontaktierungen und verwenden Sie sowohl für die Durchkontaktierungen als auch für das Leiterplattensubstrat Materialien mit einem passenden Wärmeausdehnungskoeffizienten (CTE).
Signalausfall	Bei Hochgeschwindigkeitssignalen, die über gestapelte Durchkontaktierungen übertragen werden, kann es aufgrund von Impedanzsprüngen zu Signalverlusten kommen. Minimieren Sie die Länge der Durchkontaktierungen und entfernen Sie nicht verwendete Durchkontaktierungsstummel durch Rückbohren, um Signalreflexionen zu reduzieren.

Überlegungen zum Aufbau von Leiterplatten

Im Folgenden werden die Designaspekte der einzelnen Leiterplatten-Schichtfolgen näher erläutert:

Anzahl der Stockwerke	Die geeignete Anzahl von Schichten sollte anhand der Komplexität der Schaltung und der erforderlichen Funktionalität festgelegt werden. Dabei sind Faktoren wie Signaldichte, Stromverteilung und Störisolierung zu berücksichtigen.
Signalintegrität	Die Planung der Anordnung der Signalschichten ist entscheidend, um die Signaldämpfung zu minimieren und eine gute Signalintegrität zu gewährleisten. Eine korrekte Schichtenanordnung, Impedanzsteuerung und kontrollierte Dielektrizitätskonstanten sind unerlässlich, um Probleme der Signalintegrität wie Übersprechen, Signalreflexion und Impedanzfehlanpassung zu bewältigen.
Stromversorgung und Massefläche	Es werden dedizierte Stromversorgungen und Masseflächen vorgesehen, um ein stabiles Stromverteilungsnetz mit niedriger Impedanz zu gewährleisten. Masseflächen tragen dazu bei, Störgeräusche zu reduzieren, die Signalqualität zu verbessern und die Wärmeableitung zu fördern.
Planare Entkopplung	Durch den Einbau von Entkopplungskondensatoren in der Nähe der Stromversorgungs- und Masseebenen lassen sich hochfrequente Störsignale unterdrücken und empfindliche Bauteile mit sauberem Strom versorgen. Die richtige Platzierung und Auswahl der Entkopplungskondensatoren ist für eine effektive Entkopplung von entscheidender Bedeutung.
Vorsichtsmaßnahmen bei Hitze	Integrieren Sie thermische Durchkontaktierungen und verteilen Sie Wärmeleitebenen innerhalb des Stapels, um die Wärmeableitung zu steuern. Berücksichtigen Sie die von den Bauteilen erzeugte Wärme und gestalten Sie den Stapel so, dass ein angemessenes Wärmemanagement gewährleistet ist.
Maßnahmen zum Schutz vor elektromagnetischen Störungen (EMI/EMC)	Planen Sie den Schichtaufbau so, dass elektromagnetische Störungen (EMI) minimiert und die elektromagnetische Verträglichkeit (EMV) gewährleistet werden. Dazu gehört die sorgfältige Anordnung von Signal- und Stromversorgungsschichten, der Einsatz von Abschirmschichten, wo dies erforderlich ist, sowie die Berücksichtigung geeigneter Erdungstechniken.
Fertigungsbeschränkungen	Berücksichtigen Sie bei der Auslegung des Schichtaufbaus die Fertigungsmöglichkeiten und -einschränkungen des Leiterplattenherstellers, wie beispielsweise die Mindestbreite und den Mindestabstand der Leiterbahnen, die Mindestbohrlochgröße sowie die Verfügbarkeit der Materialien.
Materialauswahl	Wählen Sie das geeignete Laminatmaterial unter Berücksichtigung der erforderlichen elektrischen und thermischen Eigenschaften sowie der Kosten aus. Verschiedene Materialien weisen unterschiedliche Dielektrizitätskonstanten, Verlustfaktoren und Wärmeleitfähigkeiten auf, die sich alle auf die Gesamtleistung der Leiterplatte auswirken.
Sortierung der Signalschichten	Die Festlegung der Reihenfolge der Signalschichten in einem Stapel ist entscheidend für die Minimierung von Übersprechen und die Gewährleistung einer effizienten Leiterbahnführung. Die Gruppierung von Hochgeschwindigkeits-Signalschichten und deren Trennung von Niedriggeschwindigkeits-Signalschichten kann zur Aufrechterhaltung der Signalintegrität beitragen.
Gesteuerte Impedanz	Bei der Auslegung von Schichtstapeln mit kontrollierter Impedanz für kritische Hochgeschwindigkeitssignale müssen Leiterbahnbreiten, Dielektrikumsdicken und Abstände zwischen den Schichten berechnet und gesteuert werden, um die gewünschten Impedanzwerte zu erreichen.

Entspricht den IPC-Standards für gestapelte Durchkontaktierungen

Die IPC-Standards für gestapelte Baugruppen enthalten Richtlinien zur Gewährleistung der Qualität und Zuverlässigkeit von Leiterplattenfertigung. Diese von der Printed Circuit Association entwickelten Normen decken alle Aspekte der Via-Auslegung ab, einschließlich Abmessungen, Abstände und Fertigungsprozesse. Zu den wichtigsten IPC-Normen im Zusammenhang mit gestapelten Vias gehören:

IPC-2221	Diese Norm legt allgemeine Konstruktionsgrundsätze für Leiterplatten fest, darunter den Abstand zwischen Durchkontaktierungen und die Abstände zwischen den Bauteilen. Sie empfiehlt Mindestabstände in Abhängigkeit von den Spannungspegeln, um elektrische Durchschläge zu verhindern. So wird beispielsweise bei 100 V ein Abstand von mindestens 0,25 mm zwischen leitenden Bauteilen empfohlen.
IPC-6012	Im Mittelpunkt stehen die Eigenschaften und die Leistungsfähigkeit von starren Leiterplatten. Die Norm legt die Anforderungen an die Dicke und Qualität der Durchkontaktierungsbeschichtung fest, um sicherzustellen, dass gestapelte Durchkontaktierungen thermischen und mechanischen Belastungen standhalten können. Aus Gründen der Zuverlässigkeit ist in der Regel eine Mindestbeschichtungsdicke von 20–25 Mikrometern erforderlich.
IPC-4761	Die Abdeckung sollte durch Schutz- und Füllverfahren erfolgen. Bei gestapelten Durchkontaktierungen wird ein leitfähiges Füllmaterial oder eine Abdeckung empfohlen, um Hohlräume zu vermeiden und die strukturelle Integrität zu verbessern.

Die Einhaltung dieser Standards verbessert nicht nur die Zuverlässigkeit des Designs, sondern gewährleistet auch die Kompatibilität mit den meisten Herstellern. Eine Nichteinhaltung kann zu Verzögerungen in der Fertigung oder zu Ausfällen der Leiterplatten während der Testphase oder im Betrieb führen.

Zusammenarbeit mit Geyuan Electronics bei ein maßgeschneidertes Leiterplattenprojekt mit folgenden Merkmalen: gestapelte Durchkontaktierungen

Ein kundenspezifisches Leiterplattenprojekt mit gestapelten Durchkontaktierungen erfordert eine enge Zusammenarbeit mit Ihrem Leiterplattenhersteller. Wenn Sie ein solches Projekt mit Geyuan Electronics planen, finden Sie hier einige Tipps, um einen reibungslosen Ablauf zu gewährleisten:

Teilen Sie Ihre detaillierten Konstruktionsdateien	Stellen Sie uns klare und präzise Konstruktionsunterlagen zur Verfügung, einschließlich Spezifikationen, Angaben zum Schichtaufbau und Materialanforderungen.
Erörtern Sie die Möglichkeiten und Modalitäten so früh wie möglich	Nicht alle Hersteller verfügen über die erforderliche Ausrüstung oder das nötige Fachwissen, um komplexe gestapelte Via-Konstruktionen zu realisieren, doch das Ingenieurteam von Geyuan Electronics kann diese Aspekte im Vorfeld mit Ihnen besprechen. Bitte klären Sie daher vor der Fertigstellung Ihres Entwurfs die technischen Anforderungen mit uns ab, wie beispielsweise die Mindestgröße der Vias und die Einschränkungen bei der Stapelung.
Feedback zur Fertigungsgerechtheit (DFM) anfordern	Viele Hersteller bieten „Design for Manufacturing“ (DFM)-Prüfungen an, um potenzielle Konstruktionsprobleme – wie beispielsweise Probleme bei der Ausrichtung oder dem Seitenverhältnis – bereits vor Produktionsbeginn zu erkennen. Geyuan Electronics bildet hier keine Ausnahme.
Testplan	Wir haben uns mit Geyuan Electronics zusammengetan, um Prüfverfahren wie beispielsweise die Röntgenprüfung zur Erkennung von Hohlräumen zu entwickeln und so die Zuverlässigkeit von gestapelten Durchkontaktierungen sicherzustellen.

Zusammenfassen

Gestapelte Durchkontaktierungen stellen einen Durchbruch in der Branche für Leiterplatten mit hoher Bestückungsdichte dar und ermöglichen kleinere, schnellere und leistungsstärkere elektronische Geräte. Dieser Artikel bietet eine neue Perspektive auf die Grundlagen des Designs gestapelter Durchkontaktierungen für Leiterplatten und fasst unsere Designstrategien in praktischen Anwendungen, Methoden zur gemeinsamen Optimierung der Prozesskompatibilität sowie wichtige zu vermeidende Probleme zusammen. Wenn Sie die in diesem umfassenden Leitfaden zu gestapelten Durchkontaktierungen beschriebenen Best Practices befolgen, können Sie kundenspezifische Leiterplattenlayouts optimieren und so die Leistung und Herstellbarkeit verbessern. Wenn Sie für Ihr Projekt einen professionellen Leiterplattenhersteller benötigen, wenden Sie sich bitte an uns. Wir kümmern uns um alles – von der Designoptimierung und dem Prototyping bis hin zur Montage und Produktion in großen Stückzahlen.